「adder」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

A first adder 41 generates pseudorandom bitstreams, the average value of which is zero by adding an output of a delta-sigma converter 44 to a resulting one obtained by delaying and inverting the output in a delay inverter 40.例文帳に追加

第１の加算器４１は、デルタシグマ変調器４４の出力とそれを遅延反転器４０にて遅延及び反転したものとを加算することで、平均値がゼロで且つ擬似的にランダムなビットストリームを生成する。 - 特許庁

The other is inputted to a polarization mode dispersion monitor 9, and a sum of the intensity of a 5 GHz component and that of a 2.5 GHz component in a base band spectrum of a received optical signal by an adder 16, and is adopted as a monitor signal 17.例文帳に追加

他方を偏波モード分散モニタ９に入力し、受光した信号のベースバンドスペクトル中の５ＧＨｚ成分の強度と２．５ＧＨｚ成分の強度の和を加算器１６で求め、モニタ信号１７とする。 - 特許庁

An adder 23 corrects the input video signal according to this correction value to obtain a corrected video signal, and a driving part 24 performs drive control of the image display part such as the liquid crystal panel 12 according to the corrected video signal.例文帳に追加

加算器２３はこの補正値に応じて入力映像信号を補正して補正後映像信号とし、駆動部２４は補正後映像信号に応じて液晶パネル１２等の画像表示部を駆動制御する。 - 特許庁

An adder 502 adds the external sound signals SdR and SdL, to generate a sound signal Sd which is inputted to an adaptive filter 181 and a sound emission control section 12.例文帳に追加

加算器５０２は、外部から入力された音声信号ＳｄＲと音声信号ＳｄＬを加算して音声信号Ｓｄを生成し、これを適応型フィルタ１８１、および放音制御部１２に入力する。 - 特許庁

This FM transmitter adds a low frequency information signal from an information signal source 11 to the sensor signal of a sensor 12 including a direct current component by an adder 14, applies FM modulation to the added signal and transmits the FM-modulated signal.例文帳に追加

ＦＭ送信機は、情報信号源１１からの低周波情報信号と直流成分を含むセンサ１２のセンサ信号とを加算器１４で加算し、ＦＭ変調器１５でＦＭ変調して送信する。 - 特許庁

When the reference signal detection signal DXA of the voltage adder 51 goes to 'L' (stop of the reference signal DX) in the lock detection section, the FFs 3,4,5 are cleared and provide an output of a 0 level from the output terminals Q.例文帳に追加

ロック検出部は、電圧加算器５１の基準信号検出信号ＤＸＡが、“Ｌ”（基準信号ＤＸ停止）となった場合、ＦＦ回路がクリアされ、出力端子Ｑから０が出力される。 - 特許庁

The noise processing apparatus 50 comprising a digital signal processor is provided with an adder means 35, a plurality of difference arithmetic means 36 to 38, 43 to 45, a delay processing means 39, and a plurality of adaptive filters 40 to 42.例文帳に追加

デジタル−シグナル−プロセッサからなるからなるノイズ処理装置５０は、加算手段３５と、複数の差分演算手段３６〜３８，４３〜４５と、遅延処理手段３９と、複数の適応フィルタ４０〜４２とを備えている。 - 特許庁

To provide a function computing circuit capable of reducing a ROM capacity as much as possible, and capable of computing precisely a function by adding only a small circuit of a scale of an adder/a selector/an EXOR (Exclusive OR) circuit, and a function computing method therefor.例文帳に追加

ＲＯＭ容量をなるべく減らし、加算器・セレクタ・ＥＸＯＲ（Ｅｘｃｌｕｓｉｖｅ ＯＲ）回路という規模の小さい回路の追加のみで精度のよい関数を演算する関数演算回路およびその関数演算方法を提供する。 - 特許庁

The constant multiplier 1 is constituted by arranging an addition sign by making it correspond to the adder and arranging a multiplication sign by making it correspond to a shift circuit and a code converting part 105 to match the sign of the definite multiplier 'M' is provided at the last stage.例文帳に追加

ここで、「α１」中の加算符号を加算器に、乗算符号をシフト回路にそれぞれ対応させて配置した構成とし、最終段に定乗数「Ｍ」の符号に合わせる符号変換部１０５を設ける。 - 特許庁

The pre-command value Z outputted from a pre-command value output device 30 is added to the manipulated reference variable Xb by an adder 17 of the already installed control equipment 11 and is outputted as the manipulated variable X to the facilities 10.例文帳に追加

先行指令値出力器３０から出力された先行指令値Ｚは、既設の制御装置１１の加算器１７で、操作基準量Ｘｂと加算され、操作量Ｘとして設備１０に出力される。 - 特許庁

In a 1st pass, the maximum and minimum values of primitive (z) values and the cumulative density of a light source coordinate system are obtained by a primitive generator 1, a (z) value comparator 2, and an adder 3 and stored in an image memory 4, and then filtered.例文帳に追加

第一パスではプリミティブ発生器１、ｚ値比較器２、加算器３で光源座標系におけるプリミティブｚ値の最大最小値および累積密度を求め、画像メモリ４にそれらを記憶した後、フィルタリングする。 - 特許庁

A PCR (Program Clock Reference) is produced by adding a value resulting from multiplying the number of pictures with 3003 to the STC produced on the basis of the just preceding PCR at an adder 57; the number of pictures being produced from the just preceding PCR until the current PCR is detected.例文帳に追加

PCRは、直前のPCRから今現在のPCRが検出されるまでのピクチャ数に基づいて、直前のPCRに基づいて生成されたSTCに対して、ピクチャ数を3003に乗じた値を加算した値を加算器５７により生成する。 - 特許庁

Immediate values in which values are decided in each different timings and a base address are inputted to an adder and a word line is selected, and access speed is reduced by being restricted by the base address whose value is decided slowly.例文帳に追加

従来は、値の確定するタイミングが異なるイミディエート値とベースアドレスとを加算器に入力してワード線の選択を行っており、値の確定が遅いベースアドレスに拘束されてアクセス速度が低下していた。 - 特許庁

To provide a high speed reciprocal arithmetic unit to be easily constituted only of a general bit shift function installed in a microcomputer or the like, an adder (substracter) and a storage device of small capacity.例文帳に追加

マイクロコンピュータ等に装備されている一般的なビットシフト機能と、加算器（減算器）のみで、また、小容量の記憶装置を設けるのみで、容易に構成できる、高速の逆数演算装置を提供すること。 - 特許庁

An added result of the adder 109 of the converters 105 and 106 is as a result of ΔΣ modulating the signal to be calculated to the multiple bits, further adding the gain control to the result and converting the signal into a PWM signal.例文帳に追加

ＰＷＭ変換器１０５，１０６の加算器１０９による加算結果は、被演算信号を多ビットにΔΣ変調し、その結果にさらに利得調整を加え、ＰＷＭ信号に変換した結果である。 - 特許庁

A voltage adder 51 receives and monitors the reference signal DX given to the lock discrimination circuit and generates a reference signal detection signal DXA denoting whether or not the reference signal DX is stopped.例文帳に追加

電圧加算器５１は、ロック判定回路に入力する基準信号ＤＸを入力して監視し、基準信号ＤＸが停止したか否かに応じた基準信号検出信号ＤＸＡを生成する。 - 特許庁

An analyzer 14 analyzes a KANA and KANJI mixed sentence and outputs the information of phonetic KANA together and a difficulty degree adder 15 outputs the information of the degree of difficulty of KANJI together with the inputted KANA and KANJI mixed sentence.例文帳に追加

解析器１４は仮名漢字混じり文を解析し振り仮名の情報を併せて出力し、難易度付加器１５は漢字の難易度の情報を、入力された仮名漢字混じり文と併せて出力する。 - 特許庁

The moving image signals formed by a multiplying coefficient K1, K2 or K3 to be inputted from each of the multipliers 14 and 16 are added and the added result is outputted to a reduction interpolating circuit 4 by the adder 17.例文帳に追加

加算器１７は、乗算器１４乃至１６のそれぞれから入力される、係数Ｋ１，Ｋ２、またはＫ３が乗算された動画像信号を加算して、加算結果を縮小補間回路４に出力する。 - 特許庁

The adder 14 adds the position data Xn and the deviation amount ▵Xn of irradiation position of the electron beam, and supplies the added data (Xn+▵Xn) to a positioning deflector 3 via a DA converting amplifier 10.例文帳に追加

加算器１４では、パターン位置データＸｎと電子ビームの照射位置ずれ量ΔＸｎとを加算し、加算したデータ（Ｘｎ＋ΔＸｎ）をＤＡ変換増幅器１０を介して位置決め偏向器３に供給する。 - 特許庁

The digital/analog converter is configured with a multiplier section 1, 4 data latch sections 2-1-2-4, 4 data selectors 3-1-3-4, an adder section 4, a digital/analog converter 5, and 2 integration circuits 6-1, 6-2.例文帳に追加

Ｄ／Ａ変換器は、乗算部１、４つのデータ保持部２−１〜２−４、４つのデータセレクタ３−１〜３−４、加算部４、Ｄ／Ａ変換器５、２つの積分回路６−１、６−２を含んで構成されている。 - 特許庁

Thereby, the bit number of the adder 201 is reduced to 3 bits, with respect to the 14 bits of the input, and the bit number of the integrator for the noise-shaping filter 203 is reduced to 11 bits, with respect to the 14 bits of the input.例文帳に追加

これにより、加算器２０１のビット数が１４ビット入力に対して３ビットに、ノイズシェイプフィルタ２０３用の積分器のビット数が１４ビット入力に対して１１ビットにそれぞれ低減される。 - 特許庁

A detection signal Vin output from a displacement detector 23, a monitor detector 24 via a capacity-voltage converter 34 is input to an adder 41 of a vibrating mode controller 40, and only a monitor signal Vm is taken out.例文帳に追加

変位検出部２３、モニタ検出部２４から容量電圧変換回路３４を通して出力される検出信号Ｖinを振動モード制御部４０の加算回路４１に入力し、モニタ信号Ｖm のみを取出す。 - 特許庁

A frequency synthesizer 10 is constituted by including a phase comparator 20, a charge pump 22, LPFs 30 and 32, analog switches 34 and 36, a loop filter 40, an adder 42, a D/A converter 44, a VCO 50, a mixer 52 and a frequency divider 54.例文帳に追加

周波数シンセサイザ１０は、位相比較器２０、チャージポンプ２２、ＬＰＦ３０、３２、アナログスイッチ３４、３６、ループフィルタ４０、加算器４２、Ｄ／Ａ変換器４４、ＶＣＯ５０、ミキサ５２、分周器５４を含んで構成されている。 - 特許庁

The I signal passing through the lowpass filter is squared by an I signal square part 43, the Q signal is squared by a Q signal square part 44, and further the squared I signal and Q signal are added to each other by an adder 45.例文帳に追加

そして、ローパスフィルタを通過したＩ信号をＩ信号二乗部４３で二乗し、Ｑ信号をＱ信号二乗部４４で二乗し、さらに、加算部４５で二乗したＩ信号とＱ信号を加算する。 - 特許庁

An intermittent integration circuit 29 applies intermittent integration to a frequency error signal 28 detected by a frequency error detection circuit 20 to provide an output of the result to an adder circuit 9 as a center frequency control signal 23.例文帳に追加

間欠積分回路２９は周波数誤差検出回路２０により検出された周波数誤差信号２８を間欠積分し、中心周波数制御信号３３として加算回路９に出力する。 - 特許庁

When a prescribed training pattern is sent from an opposite side device, a mean value calculation section 5 obtains a means value of outputs of the 1st adder 3 and provides an output of it, and when a pattern is received other than the training pattern, the section 5 outputs zero.例文帳に追加

平均値計算部5は対向側から所定のトレーニングパターンが送られてくる場合に、前記第1加算器の出力の平均値を求めて出力し、前記トレーニングパターン以外のパターンではゼロを出力する。 - 特許庁

Then a power calculation section 6, a synchronization adder section 7 and a synchronization section 12 apply synchronization acquisition of the spread code, on the basis of a generated state of a peak of power in the inverse spread output by the matched filter 5.例文帳に追加

そして電力算出部６、同期加算部７および同期部１２によって、マッチドフィルタ５での逆拡散出力における電力値のピークの発生状況に基づいて拡散符号の同期捕捉を行う。 - 特許庁

The laser driving device drives a semiconductor laser 3 to emit light in a pulse-like manner in accordance with a digital signal and is provided with a temperature sensor 5, a recording pulse generator 1, an auxiliary pulse generator 4, and an adder 8.例文帳に追加

レーザ駆動装置は、デジタル信号に応じて半導体レーザ３をパルス状に発光させるレーザ駆動装置であって、温度センサー５と、記録パルス発生器１、補助パルス発生器４、加算器８とを備えている。 - 特許庁

Further, an adder 48 calculates sequential take-out addresses from the address of the final instruction in an instruction queue 30 and the length of the final instruction.例文帳に追加

本発明の方法によれば、複数の以前に取り出された命令を使用して複数の目標アドレスが決定され、複数の以前に取り出された命令のうちの最後の命令を使用して順次アドレスが決定される。 - 特許庁

ADDER, ADDITION PROGRAM, COMPUTER READABLE RECORDING MEDIUM STORING THE ADDITION PROGRAM, ADDITION METHOD, TABLE GENERATING PROGRAM, COMPUTER READABLE RECORDING MEDIUM STORING THE TABLE GENERATING PROGRAM, AND TABLE GENERATING METHOD例文帳に追加

加算装置、加算プログラム、その加算プログラムを格納するコンピュータ読取可能な記録媒体、加算方法、テーブル生成プログラム、そのテーブル生成プログラムを格納するコンピュータ読取可能な記録媒体、およびテーブル生成方法。 - 特許庁

A temperature control apparatus 5 includes a temperature-dependent resistance heater 11, a PWM controller 71, an adder 52, an inverting amplifier 53, a PWM switch SW1, a differential amplifier 54, a differential amplifier 55, and an ADC 56.例文帳に追加

温度制御装置５は、温度依存性抵抗ヒータ１１と、ＰＷＭコントローラ７１と、加算器５２と、反転増幅器５３と、ＰＷＭスイッチＳＷ１と、差動増幅器５４と、差動増幅器５５と、ＡＤＣ５６と、を備える。 - 特許庁

A division section 6 divides the result of sum after the end of addition by the adder section 5 in the entire matrix by a prescribed coefficient to obtain an output image signal that is subjected to matrix image processing.例文帳に追加

除算部６は、マトリクス全体についての加算部５による加算終了後における加算結果を所定の係数で除算することにより、マトリクス画像処理された出力画像信号を得ることができる。 - 特許庁

While referring to the pixel values, which are held in the n×n buffer 2, within the range of n×n with the processing target pixel as a center, an adder 3 adds all the pixel values within the range of n×n with a processing image as a center.例文帳に追加

加算器３はｎ×ｎバッファ２で保持している処理対象画素を中心とするｎ×ｎの範囲の画素値を参照し、処理画像を中心とするｎ×ｎの範囲内の画素値を全て加算する。 - 特許庁

The hologram time sequential signal PDout outputted from the register 94 of the element processor of a cascade connected preceding stage is inputted to the adder-subtractor 93 of the element processor of a poststage as the hologram time sequential signal PDin.例文帳に追加

縦続接続された前段の要素プロセッサのレジスタ９４から出力されたホログラム時系列信号ＰＤｏｕｔは、後段の要素プロセッサの加減算器９３にホログラム時系列信号ＰＤｉｎとして入力する。 - 特許庁

An adder 8 adds the embedding signal every pixel block and the filtration by the pixel and, on the basis of a bit value of the cryptographic information, outputs a cryptographic information embedding signal whose pixel luminance value is corrected.例文帳に追加

加算器８は、画素ブロック毎の埋め込み信号と濾過信号とを画素単位に加算して、暗号情報のビットの値に基づいて、画素の輝度値が修正された暗号情報埋め込み信号を出力する。 - 特許庁

The multi-value PSK decoder for 8PSK or over demodulating I and Q signals demodulated by an orthogonal demodulator employs an adder and a bit shift arithmetic unit, to conduct branch metric calculation on the basis of a square of the Euclidian distance.例文帳に追加

直交復調器で復調されたI信号およびQ信号を復調する8PSK以上の多値PSK復号装置において、加算器とビットシフト演算器を用いてユークリッド距離の二乗に基づくブランチメトリック計算を行う。 - 特許庁

A limiter 35 that has a characteristic of Gm(s)/Gp(s) controls torque to the torque command value outputted from an adder 34 and then outputs the torque command value to a control block 11 denoting the motor 5 and a control block 31.例文帳に追加

Ｇm(s)／Ｇp(s)なる特性を有するリミッタ３５は、加算器３４から出力されるトルク指令値に対して、トルク制限を行い、モータ５を示す制御ブロック１１および制御ブロック３１に出力する。 - 特許庁

The adder 22 compares the actual overall panel current with an average overall panel current estimated from the video signal, and the black level of pixel data to be supplied to the panel is adjusted in accordance with the difference.例文帳に追加

そこで、加算器２２においては、映像信号から推定される平均的なパネル総電流と実際のパネル総電流が比較され、この差に応じてパネルに供給される画素データについての黒レベルが調整される。 - 特許庁

The MIMO receiver is provided with m_0 directivity controllable directivity variable antennas AN-m, radio receivers R-m and adaptive control controller C1 and weighting devices (multiplier) W-m and a signal combination device (adder) p1.例文帳に追加

指向性制御可能なｍ_0個の指向性可変アンテナＡＮ−ｍ、無線受信機Ｒ−ｍ、適応制御コントローラＣ１、重み付け装置（乗算器）Ｗ−ｍ、信号合成装置（加算器）ｐ１とを備えている。 - 特許庁

A level control circuit 107 performs level control on the basis of the spectral intensity of the high frequency band components of the input signals detected with a spectrum analysis circuit 106, and an adder circuit 108 adds the higher harmonics to the input signal.例文帳に追加

レベル制御回路１０７はスペクトル解析回路１０６で検出された入力信号の高域成分のスペクトル強度に基づいてレベル制御を行い、加算回路１０８で入力信号に加算する。 - 特許庁

The signals fetched through the circuit 3 are supplied to an ADC section 5 through an AGC circuit 4 and converted signals are supplied to a color matrix circuit 7 through an adder 6 constituting a correcting means.例文帳に追加

このＣＤＳ回路３で取り出された信号がＡＧＣ回路４を通じてＡＤＣ部５に供給され、変換された信号が補正手段を構成する加算器６を通じてカラーマトリクス回路７に供給される。 - 特許庁

A feedback control part 82 outputs the larger one of an exit NOx concentration deviation correction signal from a subtractor S1 and the change amount of the entrance NOx concentration measured value from a differentiator D1 to the adder A1.例文帳に追加

フィードバック制御部８２は、減算器Ｓ１からの出口のＮＯｘ濃度偏差補正信号及び微分器Ｄ１からの入口ＮＯｘ濃度測定値の変化量のうち、大きい方を加算器Ａ１に出力する。 - 特許庁

An adder 28 of a combustion amount calculating part 23 generates a combustion amount signal of a combustion device by adding the steam used amount signal "Fss" to a combustion amount outputted from a steam pressure control computing element 27.例文帳に追加

燃焼量演算部２３の加算器２８は、蒸気圧力制御演算器２７から出力される燃焼量に負荷の蒸気使用量信号“Ｆｓｓ”を加算して燃焼装置の燃焼量信号を生成する。 - 特許庁

In an added output signal added by the adder 15, a period when a specified frequency where cancel exists appears can be shortened even if cancel exists in the specified frequency.例文帳に追加

この加算器１５によって加算された加算出力信号は、特定の周波数にて互いに打ち消し合い（キャンセル）が存在しても、キャンセルが存在する特定の周波数の出現する周期を短くすることができる。 - 特許庁

An EXOR circuit 2 inputs the selected input signal and the corresponding flag of the RAM 5 and an adder 3 adds 1 to the corresponding continuous frequency in the RAM 5 when its output varies.例文帳に追加

ＥＸＯＲ回路２には、選択された入力信号とＲＡＭ５の対応する上記フラグとが入力され、その出力が変化すると、アダー３によりＲＡＭ５の対応する連続回数に１が加算される。 - 特許庁