「adder」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

In the signal band collective direction control section 200-1, the output signals of two antennas are composed by complex multipliers 101-1, 102-1, an adder 20-1, a correlation computing unit 30-1, and a complex coefficient computing unit 40-1.例文帳に追加

信号帯域一括指向制御部２００−１では、複素乗算器１０１−１、１０２−１、加算器２０−１、相関演算器３０−１、複素係数演算器４０−１により２本のアンテナの出力信号を合成する。 - 特許庁

A clamp means 102 clamps an input signal in a form of being superimposed on a fluctuating DC component at no signal to reset an integrator 106, and a sample-hold means 107 holds the output voltage of an adder 105 as a reference value.例文帳に追加

変動する直流成分に重畳した形の入力信号に対し、無信号時の入力信号をクランプ手段102でクランプし、積算器106をリセットし、加算器105の出力電圧を基準値としてサンプルホールド手段107に保持する。 - 特許庁

The correcting integrator 12 includes a low-pass filter 13 and a high-pass filter 14 that have the cutoff frequency ωc, and an adder 16 that outputs the estimated d-axis magnetic flux φd by adding outputs from both filters 13 and 14.例文帳に追加

修正積分器１２は、同じカットオフ周波数ωｃを有するローパスフィルタ１３及びハイパスフィルタ１４、及びこれら二つのフィルタの出力を加算して推定ｄ軸磁束φｄを出力する加算器１６も有している。 - 特許庁

Then, an adder 405 adds a quantization step average value of source data to the weighting value 72, and finally, a multiplier 406 multiplies a resultant value by a step value adjustment coefficient α(>1), to obtain a converted quantization step value Qstep_AVC.例文帳に追加

次に、加算器４０５において、ソースデータの量子化ステップ平均値と重み付け値７２を加算し、最後に、乗算器４０６において、ステップ値調整係数α（＞１）を乗算して、変換後の量子化ステップ値Ｑｓｔｅｐ＿ＡＶＣを得る。 - 特許庁

A controller 170 receives the input of the difference between the detected value of the quantity of circulating power from the adder 160 and the command value of the circulating power and generates a control output signal for zeroing this difference, thereby controlling the interconnecting device 150.例文帳に追加

制御装置１７０は、加算器１６０からの電力融通量検出値と電力融通量指令値との差分を入力してこの差分を零にするための制御出力信号を生成し、連系装置１５０を制御する。 - 特許庁

Each syndrome computing unit 2-t provided in a reed solomon decoder has an adder 13 which accumulates values obtained by multiplying exponents of a primitive element of a Galois field and a delayer 11 which stores intermediate steps of accumulation.例文帳に追加

リード・ソロモン復号装置に設けられている各シンドローム演算器２-ｔは、ガロア体の原始元のべき乗を乗算した値を累積加算する加算器１３と、その累積加算の途中経過を格納する遅延器１１とを有する。 - 特許庁

Then, the present integral value is input to the subtractor 78, which subtracts the multiplied value from the integral value to be output, to the adder 74, the integral value {(the integral value)-(the integer part)×(1-centering factor)}, subjected to the centering process.例文帳に追加

また、この減算器７８には、現在の積分値も入力され、この積分値から前述の乗算値を減算して、センタリング処理が施された積分値｛積分値−整数部×（１−センタリング係数）｝を加算器７４に出力する。 - 特許庁

The edge emphasis device is provided with an edge extraction filter 6 to which a part of a Y signal generated from an image signal is inputted, a core ring circuit 7, an amplifier 8, and an adder 9 and constituted so as to superpose a luminance signal processed by respective components to the original image signal.例文帳に追加

画像信号から生成されたＹ信号の一部が入力するエッジ抽出フィルタ６、コアリング回路７、アンプ８、加算器９を備え、これらで処理した輝度信号を元の画像信号に重畳させる。 - 特許庁

The zero counting means 4-1 and 4-2 count the number of zero during the period until 1 appears for the first time from the least significant digit bits of the mantissa part M0 and M1 and an adder 5 sums up their zero count results of the mantissa parts M0 and M1.例文帳に追加

零計数手段４−１及び４−２にて、仮数部Ｍ０及びＭ１の最下位ビットから１が現れるまでの０の個数をカウントし、仮数部Ｍ０及びＭ１の零計数結果を加算器５にて加算する。 - 特許庁

A selector 15 selects the addition values of the addition value registers 12-14 based on the selection signals S25 and S26, and an adder 16 reads the address stored in the memory 11, and adds the addition value to this address for generating a new address.例文帳に追加

選択器１５が、選択信号Ｓ２５，Ｓ２６に基づいて加算値レジスタ１２〜１４の加算値を選択し、加算器１６が、メモリ１１に格納されているアドレスを読出して該加算値を加えて新たなアドレスを生成する。 - 特許庁

A preceding RF1 signal from elements A and D in a photodetector 10a of the optical disk drive, is delayed by only 2T at a delay element 15, and is added to a subsequent RF2 signal from elements B and C at an adder 16.例文帳に追加

光ディスク装置のフォトディテクタ１０ａのうち先行する要素Ａ及びＤからのＲＦ１信号を遅延素子１５で２Ｔだけ遅延させ、後行の要素Ｂ及びＣからのＲＦ２信号と加算器１６で加算する。 - 特許庁

An output of a delay element 34 is fed to a complementary digital filter 44 via a digital integration device 42 to a loop consisting of an analog adder 30, a comparator 32, a delay element 34, a 1-bit D/A converter 361 and an analog integration device 38.例文帳に追加

アナログ加算器３０、比較器３２、遅延素子３４、１ビットＤ／Ａ変換器３６１及びアナログ積分器３８のループに対し、遅延素子３４の出力が、デジタル積分器４２を介して相補デジタルフィルタ４４に供給される。 - 特許庁

At the time of performing a focusing servo, the device adds a signal from the memory 8 and a signal from a DSP 6 by an adder 9 and performs a control so that a driver 4 drives an actuator 2 while outputting an actuator driving signal based on the added signal.例文帳に追加

フォーカスサーボ時は、加算器９によってメモリ８からの信号とＤＳＰ６からの信号を加算し、ドライバ４はその信号に基づくアクチュエータ駆動信号を出力してアクチュエータを駆動するように制御する。 - 特許庁

The desired center frequency and the desired variable frequency range are generated by adding a first frequency component of a first crystal oscillator to a second frequency component of a second crystal oscillator, etc., through the use of an adder, etc.例文帳に追加

第１の水晶発振器の第１の周波数成分と、第２の水晶発振器の第２の周波数成分とを加算器等で加算する等して、所望の中心周波数および所望の可変周波数範囲を作る。 - 特許庁

By an adder part 24-AD forming a part of a RF amplifier 24, a sum signal S1_pi obtained from the reflected light of the preceding side spot 69-S1 and a sum signal S2_pi obtained from the reflected light of the backward going side spot 69-S2 are added.例文帳に追加

ＲＦアンプ２４の一部を成す加算部２４−ＡＤは、先行サイドスポット６９−Ｓ１の反射光から得た和信号Ｓ１_ｐｉと後行サイドスポット６９−Ｓ２の反射光から得た和信号Ｓ２_ｐｉとを加算する。 - 特許庁

Two input signals A and B are modulated with mutually orthogonal identification signals F1 and F2 respectively and the two modulated signals AM and BM are added together by an adder 13 to generate one composite signal K.例文帳に追加

２つの入力信号Ａ，Ｂに互いに直交する識別信号Ｆ１，Ｆ２でそれぞれ変調をし、変調された２つの被変調信号ＡＭ，ＢＭを加算器１３で加算して１つの合成信号Ｋとして生成する。 - 特許庁

The adder 7 adds the addition signal which is opposite in phase and nearly equal in level to the disturbance wave signal included in the input radio signal to the radio signal, so the level of the disturbance wave signal in the radio signal becomes low.例文帳に追加

加算器７では、入力された無線信号に、その無線信号に含まれる妨害波信号と逆位相でレベルがほぼ同じである加算信号が加算されるので、無線信号中の妨害波信号のレベルが小さくなる。 - 特許庁

A delay circuit, multiplier, adder, subtractor, divider circuit, inverse sine circuit and coefficient generating circuit are used for a frequency demodulation circuit, using digital signal processing to improve the circuit in performance.例文帳に追加

デジタル信号処理を用いた周波数復調回路で、遅延回路、乗算器、加算器、減算器、割算回路、逆正弦回路および係数発生回路を使用して、周波数復調回路を高性能化し得るようにするものである。 - 特許庁

An adder 17 adds the frequency component higher than the prescribed frequency in the result of the mathematical operation of the multiplier 14 to the frequency component lower than the aforementioned Nyquist frequency in the audio waveform data upsampled by an upsampler 11.例文帳に追加

加算器１７は、アップサンプラ１１によりアップサンプリングされたオーディオ波形データの中の、先のナイキスト周波数以下の周波数成分に、乗算器１４の演算結果の中の、所定の周波数以上の周波数成分を加算する。 - 特許庁

White noise signals from a white noise generator 9 are superimposed on digitized microphone input signals in an adder 10 and they are turned to reference input signals X and inputted to a reference input signal buffer 3.例文帳に追加

ディジタル化されたマイク入力信号に白色雑音発生器９からの白色雑音信号が加算器１０にて重畳されて参照入力信号Ｘとなって参照入力信号バッファ３に入力される。 - 特許庁

An offset code is given to an electronic volume 1-1 for adjusting the bias voltage of the adder circuit 7-2 and the electronic volume 1-1 adjusts an input voltage of the analog/digital converter 7-3 to be a voltage not causing an offset from an original reference value.例文帳に追加

加算回路７−２のバイアス電圧を調整する電子ボリューム１−１にオフセットコードを与え、Ａ／Ｄ変換器７−３の入力電圧が本来の基準値からオフセットを生じない電圧となるように調整する。 - 特許庁

An adder 4 sums outputs of the weight multipliers 3 and a weight control section 5, which is compatible with the multi-carrier signal uses the composite signal and a replica of the known signal in the multi-carrier signal to update the weight, so as to apply beam control to the adaptive array antenna.例文帳に追加

各ウエイト乗算器３の出力を加算器４で合成し、マルチキャリア信号対応ウエイト制御部５で、前記合成信号とマルチキャリア既知信号レプリカを用いて、ウエイトを更新し、アダプティブアレーアンテナのビーム制御を行う。 - 特許庁

With such a constitution, a memory capacity to be required is largely reduced, and correction of an ordinate is realized only by adding a remarkably small circuit (adder 17) related only to the ordinate (YYYYyy).例文帳に追加

以上の構成に従えば、必要とされるメモリー容量を大幅に削減でき、縦軸座標（ＹＹＹＹｙｙ）のみに関連する格段に小さい回路（加算器１７）の追加のみで縦軸座標の補正処理を実現することができる。 - 特許庁

Then, the linear adder arrays (146, 147, 148) add the first sum and the second sum so that expression in the carry preservation system of product bits (that is, the bits of a product to be generated by multiplying the first operand by the second operand) can be generated.例文帳に追加

次いでリニア加算器アレイ(146,147,148)が、これら第１の和と第２の和とを加算して、積ビット（即ち、第１のオペランドに第２のオペランドを乗算することにより生成される積のビット）の桁上げ保存式の表現が生成される。 - 特許庁

On the other hand, when the voltage at the terminal 33b of the multiplier 33 is negative, the phase of the high frequency signal of the antenna 11 is inverted, the inverted signal is applied to the adder 34, and the sum of the high frequency signals of the antennas 11 and 21 is outputted from the terminal 34c.例文帳に追加

一方、乗算器３３ｂの電圧が負であれば、空中線１１の高周波信号の位相は反転し、加算器３４に加えられ空中線１１，２１の高周波信号の和が３４ｃから出力される。 - 特許庁

The correction amount of the minimum generated output (minus value) is added to the minimum reference value of the generated output (plus value) by an adder 29 to determine the minimum generated output after correction, and it is used for the minimum generated output of a fuel cell.例文帳に追加

そして、加算器２９により、発電電力下限基準値（＋の値）に対して、下限発電電力補正量（−の値）を加算して補正後下限発電電力を求め、これを燃料電池の下限発電電力とする。 - 特許庁

The mobile phone is provided with a voice coder 18 for recording and reproducing and an adder 17, transmits a background tone during a speech under the control of switches 12 and 13 and records the background tone from a transmitter 16.例文帳に追加

携帯電話機に、録音再生のための音声符号器１８と加算器１７を備え、スイッチ１２、１３の制御により、通話中の背景音の送出と、送話器１６からの背景音の録音とを行えるようにする。 - 特許庁

A command position counter 67 reads a ram position from the ram moving pattern, the read value and the actual ram 5U position detected from a ram position detector 11 are added by an adder 73, a rotation of the AC servo motor 39 is controlled.例文帳に追加

指令位置カウンタ６７がラム移動速度パターンからラム位置を読み取り、読み取った値とラム位置検出器１１により検出される実際のラム５Ｕ位置とを加算器７３で加算してＡＣサーボモータ３９の回転を制御する。 - 特許庁

The output of the circuit 3 and the value of time setting data are added by an adder 4 and the result of this adding and the output of the counter 1 are compared with each other by a coincidence circuit 5 to output a timer output signal when they are coincident with each other.例文帳に追加

カウント値ラッチ回路３の出力と時間設定データの値が加算器４で加算され、この加算結果とＮビットカウンタ１の出力が一致回路５で比較され、一致していればタイマ出力信号が出力される。 - 特許庁

A first total adder 17 adds up the whole multiplication and accumulation result data shifted by the shifters Z1-Z4, such that numerical values whose absolute values in symmetrical positions of the columns are equal are multiplied.例文帳に追加

第１の総加算器１７は、これら各シフト器Ｚ１〜Ｚ４をシフトされる積和結果データであって、それら各列の対称位置にある互いに絶対値が等しい数値が積算される積和算結果データどうし全体を加算する。 - 特許庁

Two of three kinds of PN codes among spreading code generators 534(1)-534(3) are input and added in an adder 536, and the added result is processed by using the FFT method and stored in a memory 538.例文帳に追加

拡散符号発生部５３４（１）〜５３４（３）からの３種類のＰＮ符号のうちの２種類を加算部５３６に供給して加算し、その加算結果をＦＦＴ処理部５３７においてＦＦＴ処理してメモリ５３８に格納する。 - 特許庁

On the basis of the parameter γi for calculating the compensated tension imparted from the compensator, the 2nd computing element 11c calculates the tension torque TFi, further calculates the tension using the obtained tension torque TFi and outputs it to an adder 12.例文帳に追加

第２演算器11c は、補償器11b から与えられた補正張力算出用パラメータγ_i に基づいて、張力トルクＴＦ_i を演算し、得られた張力トルクＴＦ_i を用いて張力を算出し、それを加算器12へ出力する。 - 特許庁

The PWM control part 46 sets duties D1 and D2 matched to the motor control value Vc outputted by the adder part 45, and outputs PWM control signals according to the duties D1 and D2 to a motor drive circuit 1.例文帳に追加

ＰＷＭ制御部４６は、加算部４５が出力するモータ制御値Ｖcに対応するデューティＤ１，Ｄ２を設定し、このデューティＤ１，Ｄ２に応じたＰＷＭ制御信号をモータ駆動回路１に向けて出力する。 - 特許庁

The horizontal-position control operation part 100f calculates an absolute displacement amount which is a car displacement amount from a predetermined reference position in the horizontal surface, based on the first displacement amount and the second displacement amount from the adder 100e.例文帳に追加

水平位置制御演算部１００ｆは、加算器１００ｅからの第１の変位量及び第２の変位量に基づいて、水平面における所定の基準位置からのかごの変位量である絶対変位量を算出する。 - 特許庁

A noise mixed into the noise detection line NL is subjected to phase inversal by a phase inverter 27 while keeping the amplitude, as it is, and added to a voice signal on the voice signal line AL by means of an adder 23.例文帳に追加

ノイズ検出ラインＮＬに混入したノイズを位相反転器２７において、振幅をそのままに位相を反転させ、この位相を反転させたノイズを加算器２３により音声信号ラインＡＬの音声信号に加算する。 - 特許庁

Thus, a fluctuation component of the OFDM clock at the OFDM modulation sections 11-14 and fluctuation of the OFDM clock at the frequency adder 16 are cancelled, and a stable IF signal 18 which is synchronized with the frequency of an external device is obtained.例文帳に追加

これにより、ＯＦＤＭ変業部１１〜１４側のＯＦＤＭクロックの変動分と周波数加算器１６側のＯＦＤＭクロックの変動分とが相殺され、外部装置の周波数と同期のとれる安定したＩＦ信号１８が得られる。 - 特許庁

The delay circuit includes a multiplication circuit 80 which receives a delay output of (n-1)-th delayed output, and which multiplies it by a multiplication coefficient, and an adder circuit 81 for adding delay output of p-th stage and a multiplication output of the multiplication circuit 80.例文帳に追加

また、遅延回路は、第（ｎ−１）段の遅延出力を受け入れて、乗算係数と乗算する乗算回路８０と、第ｐ段の遅延出力と乗算回路８０の乗算出力とを加算する加算回路８１とを有する。 - 特許庁

Data, which are acquired by executing inverse quantization/inverse DCT processing to encoded data obtained by encoding a video signal in a block unit, and data applied with motion compensation are added with an adder 25 so as to send them to an overlap smoothing filter 31 of a filter processing part 30.例文帳に追加

映像信号がブロック単位で符号化されて得られた符号化データを逆量子化／逆ＤＣＴ処理したデータと、動き補償を施したデータとを加算器２５で加算し、フィルタ処理部３０のオーバーラップスムージングフィルタ３１に送る。 - 特許庁

A distortion correction component obtained by inverting a distortion component generated by the modulator 45 is outputted at a comparator 44 and this distortion correction component is added to a base band signal by an adder 42 to input the base band signal to the modulator 45.例文帳に追加

変調器４５で生じる歪み成分を反転させた歪み補正成分を比較器４４の出力に発生させ、この歪み補正成分をベースバンド信号に加算器４２で加算してベースバンド信号を変調器４５に入力する。 - 特許庁

The adder receives a signal having a TX leak signal and an estimate signal having an estimate of the TX leak signal, the estimate signal is subtracted from the input signal, and an output signal having the attenuated TX leak signal is provided.例文帳に追加

加算器は、ＴＸ漏れ信号を有する入力信号と、ＴＸ漏れ信号の推定値を有する推定信号を受け取り、入力信号から推定信号を差し引き、減衰されたＴＸ漏れ信号を有する出力信号を提供する。 - 特許庁

The switch 251 selects one of sub-code books CBa1 to CBan related to class information input from the classification device 207, from the first stage code book 250, and connects an output terminal of the sub-code book to the adder 254.例文帳に追加

切り換えスイッチ２５１は、分類器２０７から入力されたクラス情報に対応付けされたサブ符号帳（ＣＢａ１〜ＣＢａｎ）を初段符号帳２５０の中から一つ選び、そのサブ符号帳の出力端子を加算器２５４に接続する。 - 特許庁

A PLL circuit consisting of a VCO circuit 2, a frequency dividing circuit 3, a reference frequency circuit 1, a phase comparing circuit 4, and a loop filter circuit 5 is used and an adder circuit 7 inputs a modulating signal to the VCO circuit 2.例文帳に追加

ＶＣＯ回路２と、分周回路３と、基準周波数回路１と、位相比較回路４と、ループフィルター回路５とから構成されるＰＬＬ回路を用い、加算回路７により、変調信号をＶＣＯ回路２に入力させるように構成する。 - 特許庁

When the voltages of the signals output from the amplifiers 2A and 2B are higher than the threshold voltage, the comparators 4A and 4B output HIGH-level signals to switches 3A and 3B, respectively and electrically connect the amplifiers 2A and 2B to an adder circuit 5.例文帳に追加

比較器４Ａ，４Ｂは、それぞれ増幅器２Ａ，２Ｂから出力された信号の電圧が閾値電圧よりも高い場合には、ＨＩＧＨレベルの信号をスイッチ３Ａ，３Ｂへ出力し、増幅器２Ａ，２Ｂと加算回路５とを電気的に繋ぐ。 - 特許庁

When the start of panning operation is detected, offset from an offset changing circuit 106 is applied to the output of a high-pass filter (HPF) 15 indicating a shake amount of an imaging device by an adder-subtracter 108, thereby reducing the shake amount.例文帳に追加

パンニング動作が開始されたことが検出されると、撮像装置のブレ量を表す高域通過フィルタ（ＨＰＦ）１５の出力に対して加減算器１０８でオフセット変更回路１０６からのオフセットを適用し、ブレ量を削減する。 - 特許庁

A mantissa part adder 12 and a post-rounding normalization judgment circuit 16 input the high-order m+1 [bits] of A and the high-order m [bits] of B and respectively output mantissa part added results C0 and C1 (=C0+1), carry X and a post- rounding normalization signal G.例文帳に追加

仮数部加算器１２、丸め後正規化判定回路１６は、Ａの上位ｍ＋１［ビット］、Ｂの上位ｍ［ビット］を入力し、それぞれ、仮数部加算結果Ｃ０，Ｃ１（＝Ｃ０＋１），桁上がりＸ、丸め後正規化信号Ｇを出力する。 - 特許庁