「adder」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

In a normal equation adder circuit 19, a regular equation is added from the input digital image signal, the digital image signal from the pixel data extracting circuit 15 and the class code; and in a predictive coefficient determination circuit 21, a predictive coefficient is determined.例文帳に追加

正規方程式加算回路１９では、入力ディジタル画像信号と、画素データ抽出回路１５からのディジタル画像信号と、クラスコードから正規方程式の加算が行われ、予測係数決定回路２１において、予測係数が決定される。 - 特許庁

The combination of a subtractor 131 and adder 141 corrects a variable pump pressure command signal by a pressure detecting signal selected by the detecting signal selection controller 110, and outputs the corrected variable pump pressure command signal.例文帳に追加

減算器１３１と加算器１４１との組み合わせは、可変ポンプ圧力指令信号を検出信号選択制御装置１１０で選択した圧力検出信号によって補正して、補正した可変ポンプ圧力指令信号を出力する。 - 特許庁

A forward filter 10 predicts inter-code interference and an adder 20 calculates a forward filter output signal and feedback filter output signals (compensation signals) to whiten noises in a reproduction signal subjected to partial response equalization.例文帳に追加

フォワードフィルタ１０により、符号間干渉が予測され、加算器２０により、フォワードフィルタ出力信号と、フィードバックフィルタ出力信号（補償信号）との間で演算が行われ、パーシャルレスポンス等化された再生信号の雑音が白色化される。 - 特許庁

A quantizer 33 quantizes an integrated output of a 6th integrator 30, generates a 1-bit signal output while the output is fed back to inputs of the respective integrators via an adder 34, and leads out the signal output out of a 6th order delta-sigma modulator 3.例文帳に追加

量子化器３３は、第６積分器３０の積分出力を量子化し、加算器３４を介して各積分器の入力に帰還しながら１ビット信号出力を生成して６次のΔΣ変調器３の外部に導出する。 - 特許庁

The voltage induced in a winding for detection installed in the leakage transformer T1 and the voltage across the smoothing capacitor C1 are added by an adder circuit ADD and the result is compared with a reference voltage Vk to detect the abnormality.例文帳に追加

リーケージトランスＴ１に設けた検出用巻線の誘起電圧と平滑コンデンサＣ１の両端電圧とが加算回路ＡＤＤで加算され、加算結果はコンパレータＣＰで基準電圧Ｖｋと比較されて異常の有無が検出される。 - 特許庁

A subtracter 116 for scaling metric and an adder 117 for calculating a scaling value and latches 109 and 110 for holding two data to be inputted to an arithmetic unit 108 for performing an MAX instruction are added to the arithmetic unit 108.例文帳に追加

MAX命令を実行する演算器１０８に、メトリックをスケーリングするための減算器１１６と、スケーリング値を算出する加算器１１７と、MAX命令を実行する演算器に入力される２つのデータを保持するラッチ１０９，１１０を付加する。 - 特許庁

The data of the pixel value is, after the processing of the m-bit shifter 127, provided to a (n+m)-bit multiplier 121 to be multiplied by (1-K), and then provided to a (n+m)-bit adder 122 to be added to the data of a pixel value processed by a (n+m)-bit multiplier 123.例文帳に追加

ｍビットシフタ１２７の処理を経てｎ＋ｍビット乗算器１２１に供給され、（１−Ｋ）が乗じられ、ｎ＋ｍビット加算器１２２に供給され、ｎ＋ｍビット乗算器１２３の処理を経た画素値のデータと加算される。 - 特許庁

An information-superimposed sound signal-generating part 20 modulates a spread code with an information code to perform band limiting, further modulates a carrier wave with the information-superimposed spread code to generate an information-superimposed sound signal, and outputs the information-superimposed sound signal to an adder 40.例文帳に追加

情報重畳音信号生成部２０は情報コードで拡散コードを変調して帯域制限し、さらにこの情報重畳拡散コードで搬送波を変調して情報重畳音信号を生成し、加算器４０へ出力する。 - 特許庁

A multiplier 44 multiplies the high frequency component of the image data by an edge enhancement degree set in a LUT 43, and an adder 45 adds the high frequency component multiplied by the edge enhancement degree and the image data to which the gamma correction is applied together.例文帳に追加

乗算器４４は画像データの高周波成分に対してＬＵＴ４３で設定されたエッジ強調度を乗算し、加算器４５がエッジ強調度が乗じられた高周波成分とガンマ補正が施された画像データを加算する。 - 特許庁

In a transmission 1, a spread spectrum section 11 and an M sequence code generator 10 apply spread spectrum processing to 4 channel signals S1 to S4, and an adder 12 multiplexes the signals into a multiplexed signal S and transmits the signal S to a reception section 2 via a transmission path 3.例文帳に追加

送信部１では、４チャンネルの信号Ｓ１〜Ｓ４を、スペクトラム拡散部１１とＭ系列符号発生器１０とでスペクトル拡散した後、加算器１２で多重化し、多重化信号Ｓとして伝送路３を介して受信部２に送信する。 - 特許庁

A second adder 205 and a second PID control part 206 output a second tire motor control amount causing the rotation speed of the roller 2 to be coincident with the roller target rotation speed on the basis of the rotation speed of the roller 2 output by a roller tachometer 6.例文帳に追加

第２加算器２０５と第２ＰＩＤ制御部２０６は、ローラ回転計６が出力するローラ２の回転速度に基づいて、ローラ２の回転速度をローラ目標回転速度に一致させるための第２タイヤモータ制御量を出力する。 - 特許庁

DC voltages of single-phase inverters 1U, 2U, and 3U are separately detected, which is multiplied, by a multiplier 14, with a voltage ratio k between an addition value of an adder 11 and a DC voltage target value to correct a voltage command V_ref, balancing interline voltage.例文帳に追加

各単相インバータ１Ｕ、２Ｕ、３Ｕの直流電圧を個別に検出し、加算器１１の加算値と直流電圧目標値との電圧比率ｋを乗算器１４で乗じることで電圧指令Ｖ_refを補正し、線間電圧をバランスさせる。 - 特許庁

After the two composite signals are demodulated by OFDM demodulation sections 300-1, 300-2, they are outputted as most probable demodulation signal value by a coefficient computing unit 80, multipliers 11-1 and 11-2, and an adder 21.例文帳に追加

これら２つの合成信号は、ＯＦＤＭ復調部３００−１及び３００−２で復調された後、係数演算器８０と乗算器１１−１及び１１−２、加算器２１により最も確からしい復調信号値として出力される。 - 特許庁

The pressure increase or decrease amount ΔPf(n) is added to the latest value Pf(n) of the pressure feedback by an adder 12 and a difference ep(n) between the obtained new pressure feedback value and a designed pressure value Pr is calculated by a reducer 13 and then is input to a PID controller 14.例文帳に追加

この圧力増減量ΔPf（n）は加算器１２で圧力フィードバックの今回値Pf（n）と加算され、新たな圧力フィードバック値として圧力設定値Prとの差分ep（n）が減算器１３で求められ、PID制御器１４に入力される。 - 特許庁

To provide a voice adder circuit for adding a plurality of input voice signals and providing an added output, wherein the added output signal is controlled so as not to overflow or not to reach a threshold or over in order to avoid degrading of the quality of a reproduced voice due to the added output signal.例文帳に追加

複数の入力音声信号を加算して出力する音声加算回路に関し、加算出力信号のオーバーフロー発生又は閾値以上とならないように制御して、加算出力信号による再生音質の低下を回避する。 - 特許庁

Output from an adder 14 represents a correction value and multipliers 15r, 15g and 15b multiply the input signal by the correction value to extend the luminance of the input signal and delivers the multiplication results as an output signal.例文帳に追加

加算器１４の出力は補正値を示しており、乗算器１５ｒ、１５ｇ、および１５ｂは、入力信号に対して補正値を乗算することにより、入力信号の輝度を伸張し、乗算結果を出力信号として出力する。 - 特許庁

A feedback signal based on the output of the sensor 14 is amplified as necessary by using an amplifier for a sensor, and inputted to the adder 11 so that polarity can be inverted for the input signal corrected by the force factor correcting means 10a.例文帳に追加

センサ１４の出力に基づく帰還信号はセンサ用の増幅器などを用いて適宜増幅されてから、力係数補正手段１０ａで補正された入力信号に対して極性が反転するように、加算器１１に入力される。 - 特許庁

To obtain an antenna system consisting of element antennas, a receiver, an analog/digital converter circuit, a weight multiplication circuit, and a digital adder circuit that has an array directivity with low side lobes where a null point is formed in a direction of an undesired wave arrival angle.例文帳に追加

素子アンテナと受信機とアナログ／ディジタル変換回路とウェイト乗算回路とディジタル加算回路で構成するアンテナ装置において、不要波到来角度方向へナル点を形成する低サイドローブ化したアレー指向性を有するアンテナ装置を得る。 - 特許庁

A DC offset comparator 27 subtracts αfrom the desired DC offset value X of a desired DC offset memory 23 and the result X-α is held in a latch circuit 29, then digital/analog converted in a D/A(digital/analog) converter 31 and supplied to an adder 3.例文帳に追加

ＤＣオフセット比較器２７は、所望ＤＣオフセットメモリ２３の所望ＤＣオフセット値Ｘからαを減算し、この結果Ｘ—αをラッチ回路２９に保持じた後、Ｄ／Ａ変換器３１でデジタル−アナログ変換して加算器３に供給する。 - 特許庁

An adder 31 adds a frequency component of 3,400 Hz or over with an adjusted frequency characteristic to an original narrow band voice component with a frequency band of 300 Hz-3400 Hz from an up-sample circuit 25.例文帳に追加

加算器３１は、周波数特性調整部２６で周波数特性が調整された３４００Ｈｚ以上の周波数成分をアップサンプル回路２５からの周波数帯域３００Ｈｚ〜３４００Ｈｚの元の狭帯域音声成分に加算する。 - 特許庁

This device is composed of an actuator driver, back electromotive voltage detecting circuit including the actuator and an electronic volume, back electromotive voltage feedback circuit, level detecting circuit for back electromotive voltage, D/A converter, temperature sensor, acceleration sensor, adjusting controller, switch, and adder.例文帳に追加

アクチュエータドライバとアクチュエータおよび電子ボリュームを含む逆起電圧検出回路と逆起電圧帰還回路と逆起電圧のレベル検出回路とD/Aコンバータと温度センサと加速度センサと調整コントローラとスイッチと加算器とで構成される。 - 特許庁

The adder 10 adds the first opening signal and a second opening signal computed by the function generator 11 on the basis of inputted fuel flow, and outputs an opening command signal to a temperature regulating valve 9 for regulating the steam quantity.例文帳に追加

加算器１０は関数発生器１１が入力される燃料流量に基づいて演算した第２開度信号と第１開度信号とを加算し、蒸気量を調節する温度調節弁９に開度指令信号を出力する。 - 特許庁

A residual prediction processing unit 110 generates prediction processing for the intra-prediction residual signal, and an adder A3 adds a decode signal of a residual prediction error signal and a prediction value of the intra-prediction residual signal together to generate a decode value of the intra-prediction residual signal.例文帳に追加

残差予測処理部１１０は、イントラ予測残差信号に対して予測処理を生成し、加算器Ａ３は、該残差予測誤差信号の復号信号とイントラ予測残差信号の予測値とを加算し、イントラ予測残差信号の復号値を生成する。 - 特許庁

When the inputted subordinate information f is on, position information p as an adding object is transferred to a watermark pattern collation controller 14 to add a watermark pattern to the code to be an object on the encoding bit string by a subordinate information adder 12.例文帳に追加

付随情報付加器１２では、入力された付随情報ｆがｏｎである場合、符号化ビット列上の対象となる符号にウォータマークパターンを付加するため、付加対象の位置情報ｐをウォータマークパターン照合制御器１４へと渡す。 - 特許庁

The cancel circuit 23 outputs a voltage V2(t) opposite to the fluctuation of the voltage V1(t), the voltage V2(t) is added to V1(t) by the adder circuit 26, becomes a stable voltage V3(t) and is input to the base of an input transistor 3 in the voltage-current conversion circuit 22.例文帳に追加

キャンセル回路２３は電圧V1(t)の変動と逆方向の電圧V2(t)を出力し、足し算回路２６にてV１(t)と足され、変動の無い電圧V3(t)となって電圧−電流変換回路２２の入力トランジスタ３のベースに入力される。 - 特許庁

A shift register of, for example, 32 bit × 5 block is constituted as the shift register according to a block length and a number of blocks, and data of the respective blocks are shifted in the shift register and inputted in a multiplier and an adder respectively to execute a multiple length arithmetic processing.例文帳に追加

ブロック長とブロック数に応じたシフトレジスタとして、例えば３２ビット×５ブロックのシフトレジスタを構成し、各ブロックのデータをシフトレジスタにおいてシフトし、それぞれ乗算器、加算器に入力して、多倍長演算処理を実行する。 - 特許庁

In a current control device 61 for controlling the output current of a converter (not illustrated) which excites the exciting load, a current reference value Js and an actual current J are inputted into an adder 5, and its differential current is outputted to a current controller 6.例文帳に追加

励磁負荷を励磁する図示しないコンバータの出力電流を制御する電流制御装置６１は、電流基準値Ｊｓと実際の電流Ｊとが加算器５に入力され、その差電流が電流制御器６に出力される。 - 特許庁

Then the SW is thrown to a position of a terminal (b), a Toff1 is conductive for a period to reset the PD1, and an adder circuit IC2 provides an output of a difference of the signal Sig between the case that the PD1 stores the charges and the case that the PD1 stores no charge.例文帳に追加

次に、ＳＷが端子ｂに切り替え接続されると共に、トランジスタＴｏｆｆ１が期間オンになり、ＰＤ１がリセットされ、加算回路ＩＣ２からはＰＤ１の電荷のある場合とない場合の信号Ｓｉｇの差が出力される。 - 特許庁

The copyright data is modulated by an FM modulator 114, an oscillator 115, a spread modulator 116, a spread code 117, and a level control section 118, and the modulation data are applied via a switch 201 to an adder 121 and are embedded into digital speech data.例文帳に追加

著作権データがＦＭ変調器１１４、発振器１１５、拡散変調器１１６、拡散符号１１７、レベル制御部１１８により変調され、変調データがスイッチ２０１を介して加算器１２１に印加されてデジタル音声データに埋め込まれる。 - 特許庁

A signal conversion circuit 115 sets a mixture ratio between the color carrier boost correction signal and the average luminance signal in response to the average luminance signal and an adder 123 mixes the color carrier boost correction signal and the average luminance signal on the basis of the mixing ratio.例文帳に追加

信号変換回路１１５は、平均輝度信号に応じて色キャリアブースト補正信号と平均輝度信号との混合比を設定し、加算器１２３は前記混合比に基づいて、色キャリアブースト補正信号と平均輝度信号とを混合する。 - 特許庁

A key signal to separate a high luminance part and a low luminance part is produced from the long time exposure signal, and an adder 12 sums output signals of amplifiers 8, 10 by changing a mixing ratio K between the long time exposure signal and the short time exposure signal depending on the key signal.例文帳に追加

高輝度部分と低輝度部分を切り分けるキー信号が、長時間露光信号から生成され、長時間露光信号と短時間露光信号の混合比Ｋを、キー信号に応じて変化させながら、加算器１２により加算する。 - 特許庁

The memory control part 16 controls the output of a multiplication coefficient from a multiplication coefficient outputting part 18 to the tap part 12B so that only the number of coefficients corresponding to the number of 4 taps can be outputted, and the arithmetic results are totaled by an adder 20 and outputted.例文帳に追加

メモリ制御部16は、乗算係数出力部18からタップ部16に乗算係数を出力するように制御して、4 タップ数に対応した数の係数だけが出力され、この演算結果を加算器20で総和をとって出力する。 - 特許庁

The copyright data is modulated by an FM modulator 114, an oscillator 115, a spread modulator 116, and a spread code 117, and a level control section 118 and the modulated data is applied through a switch 201 to an adder 121 and is embedded into digital audio data.例文帳に追加

著作権データがＦＭ変調器１１４、発振器１１５、拡散変調器１１６、拡散符号１１７、レベル制御部１１８により変調され、変調データがスイッチ２０１を介して加算器１２１に印加されてデジタル音声データに埋め込まれる。 - 特許庁

A controller comprises a differentiator for computing a load acceleration and a jerk by use of a load position detector and a load position detection value, a compensator for computing a compensation signal by multiplying the load acceleration and the jerk by a gain respectively, and an adder for adding the output of the compensator to a torque command value.例文帳に追加

負荷位置検出器と負荷位置検出値を用いて負荷加速度と躍度を演算する微分器と、それぞれにゲインを乗じて補償信号を算出する補償器と補償器の出力をトルク指令値に加算する加算器を備える。 - 特許庁

The circuit 100 consists of a delay circuit 11, n pieces of phase rotation circuits 12-1, 12-2, ..., 12-n, (n+1) pieces of arithmetic circuits 13-0, 13-1, 13-2, ..., 13-n, an adder 14 and a peak detection circuit 15.例文帳に追加

同期信号検出回路１００は、遅延回路１１と、ｎ個の位相回転回路１２−１、１２−２、…、１２−ｎと、ｎ＋１個の演算回路１３−０、１３−１、１３−２、…、１３−ｎと、加算器１４と、ピーク検出回路１５とから成る。 - 特許庁

A second digital/analog converter 1-22 converts the distortion compensation signal for compensating nonlinear distortion in an analog circuit section such as a power amplifier 9-6 and gives the analog signal to the adder 1-3 through a delay element 1-23.例文帳に追加

また、電力増幅器９−６等のアナログ送信回路部における非線型歪を補償する歪補償信号を、第２のディジタルアナログ変換器１−２２でアナログ信号に変換し、遅延素子１−２３を等して加算器１−３に入力する。 - 特許庁

Then an image pickup signal which has such characteristics that at least a part of a high-band frequency component is more attenuated than a low-band frequency component, and has a gain increased in the low-band frequency is obtained from an adder 19.例文帳に追加

これにより、加算器１９から低域周波数成分に対する高域周波数成分の少なくとも一部分の減衰がより多い特性とされると同時に、低域周波数におけるゲインが増強された撮像信号が得られる。 - 特許庁

An adder circuit 23 sums outputs of band pass filters 24, 25, 26 and provides an output of a signal with frequency bands f1-fh where high frequency components are integrated to the frequency bands fh/2-fh and low frequency components are integrated to the frequency bands f1-2f1.例文帳に追加

加算回路２３は、帯域通過フィルタ２４、２５および２６の出力を合成して、高域周波数成分をｆｈ／２〜ｆｈに組込み、低域周波数成分をｆｌ〜２ｆｌに組込んだ周波数帯域ｆｌ〜ｆｈの信号を出力する。 - 特許庁

A weak noise eliminating part 16 makes a pixel value being equal to or smaller than a certain image threshold to be '0' with respect to an image read out from the storing part 15, and an adder 17 adds the image read out from the storing part 15 to a low frequency component image read out from the storing part 14.例文帳に追加

微弱ノイズ除去部１６は、高周波成分記憶部１５から読み出した画像に対しある画像閾値以下の画素値を「０」とし、加算器１７で低周波成分画像記憶部１４から読み出した低周波成分画像と加算する。 - 特許庁

After an adder 48 adds a filtered feedback signal 51 and a drive signal 53, the addition signal is sent to a limiter 50 to generate a limit signal 55.例文帳に追加

フィードバック経路中のフィードバック信号のロック信号成分及びスプリアス信号成分を濾波し、これを、基準信号からオフセットされた周波数と、ロック信号成分よりも小さくスプリアス信号成分よりも大きい振幅とを有する駆動信号に加算する。 - 特許庁

The convolution operation circuit 41 includes: a delay circuit 51 to delay the musical sound waveform data; a multiplication circuit 52 for multiplying the first impulse response coefficient by the musical sound waveform data; and an adder 54 for adding the output of the multiplication circuit 52.例文帳に追加

畳み込み演算回路４１は、楽音波形データを遅延させる遅延回路５１、第１のインパルス応答係数と楽音波形データとを乗算する乗算回路５２および乗算回路５２の出力を加算する加算回路５４を含む。 - 特許庁

A down-mixing apparatus includes an adder for adding original left and right surround signals to a single monophonic pair and a level detector for providing an absolute value signal representing an absolute value for the magnitude of a temporally averaged original left/right channel surround signal.例文帳に追加

ダウンミキシング装置は、元の左右のチャネル・サラウンド信号を単一のモノ音響対に加算する加算器と、時間平均をとった元の左右のチャネル・サラウンド信号の大きさの絶対値を表す絶対値信号を提供するレベル検出器とを含む。 - 特許庁

In the adder 46, the compensation value of each pixel added from the contour corrector 66 is added to the luminance signal (Y signal) directly received from an image signal conversion circuit 44, and the added signal is supplied to an RGB reconversion circuit 48.例文帳に追加

加算器４６では、画像信号変換回路４４から直接受入した輝度信号（Ｙ信号）に対し、輪郭補償部６６から加えられた各画素の補正量を加算し、その加算信号をＲＧＢ再変換回路４８に供給する。 - 特許庁

Each of filters 81-88 extracts only signals with frequency bands denoting narrow directivity among output signals of the microphone arrays 71-74 and an adder 90 sums the extracted signals.例文帳に追加

そして、これら各マイクロホンアレイ７１乃至７４の各出力信号のうち、それぞれが狭指向性を示す周波数帯域の信号のみを、各フィルタ８１乃至８８により抽出して、これら抽出して得た各信号を加算器９０により加算する。 - 特許庁

In a setting mode, a fixed data FD is converted into an analog voltage AV1 through a DAC 12, a correcting value CAL acquired from a control part 16 with increasing in sequence is converted into an analog voltage AV2 through DAC 17 to be added at an analog adder 13.例文帳に追加

設定モードでは、固定データＦＤがＤＡＣ１２でアナログ電圧ＡＶ１に変換され、制御部１６から順次増加して与えられる測定値ＣＡＬがＤＡＣ１７でアナログ電圧ＡＶ２に変換されてアナログ加算器１３で加算される。 - 特許庁