「adder」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

An adder 9 of this code synchronization capture circuit sums a reception signal of a system of an antenna 1-1, without phase shift and reception signal of a system of an antenna 1-2 with a delay Td by a delay device 11.例文帳に追加

アンテナ1-1の系統の受信信号はそのままの位相で、またアンテナ1-2の系統の受信信号は、遅延器１１で遅延Ｔｄが与えられた状態で、加算器９により互いに加算する。 - 特許庁

The display correcting apparatus is characterized by comprising a multiplier 231 for multiplying color data 232 by a first factor 233 and an adder 235 for adding a second factor 236 to the result 234 of multiplication of the multiplier 231.例文帳に追加

色データ２３２に第１の係数２３３をかける乗算器２３１と、乗算器２３１の乗算結果２３４に第２の係数２３６を加算する加算器２３５とで構成したことを特徴とする。 - 特許庁

To provide an adder for switching between a case of an addition of whole digit and a case of a plurality of additions in which a certain digit is set to a split position, with space saving and with a high speed operation.例文帳に追加

全桁の加算を行う場合と、ある桁を分割位置とした複数の加算を行う場合とが切り替え可能な加算器を、省面積で、かつ、高速動作可能なように、実現する。 - 特許庁

On the basis of the phase rotation quantity of the frequency offset, in the phase rotation correcting circuit 207 for each slot, a phase rotation correction value Δθ slot for each slot is calculated and outputted to a weighting adder circuit 204.例文帳に追加

スロット毎位相回転補正回路２０７は、周波数オフセットの位相回転量に基づいてスロット毎の位相回転補正値△θslotを算出し、重み付け加算回路２０４に出力する。 - 特許庁

The inner product signal WHX (i) of an adder 30 is made to be a signal formed, by suppressing the components of a received OFDM signal X(i), except for the preamble signal r_0(i) and the delay signal AHR(i).例文帳に追加

加算器３０の内積信号Ｗ^HＸは、受信ＯＦＤＭ信号Ｘ（ｉ）のうちプリアンブル信号ｒ_0（ｉ）と遅延信号Ａ^HＲ（ｉ）とを除く成分が抑圧された信号になる。 - 特許庁

An adder 16 sums output signals of the compensating delay circuit 12 and the harmonic correction units 14_2 to 14_M, and generates a corrected input signal which the harmonic with harmonic distortion has been canceled.例文帳に追加

加算器１６は、補償遅延回路１２と、高調波補正ユニット１４_2〜１４_Mとの出力信号を加算して、高調波歪の高調波をキャンセルした補正済入力信号を発生する。 - 特許庁

The left deflection image A, the non-deflection image C and the right deflection image B stored in the frame memories 6A, 6B and 6C respectively are simultaneously read, added by an adder 7 and synthesized into a compound image.例文帳に追加

フレームメモリ６Ａ、６Ｃ、６Ｂにそれぞれ格納された左偏向画像Ａ、無偏向画像Ｃ、右偏向画像Ｂは同時に読み出されて加算器７により加算されてコンパウンド画像に合成される。 - 特許庁

To provide a logic circuit and a full adder using it capable of suppressing generation of another path of signals, reducing power consumption, reducing a circuit scale and accelerating an operation speed.例文帳に追加

信号の回り込みの発生を抑止でき、消費電力を低減することができ、併せて回路規模の削減、動作速度の向上を図れる論理回路およびそれを用いた全加算器を提供する。 - 特許庁

That is, it is possible to execute the parallel processing of the calculation of S1=S1+Fij of an adder-subtractor 112a in the processing step A3 and the square of the data value Fij of a multiplier 112b in the processing step A4.例文帳に追加

即ち、処理ステップＡ３における加減算器１１２ａのＳ１＝Ｓ１＋Ｆijの算出と、処理ステップＡ４における乗算器１１２ｂのデータ値Fijの自乗とは並行（パラレル）処理が可能である。 - 特許庁

An adder 353 adds the digital signal D1 and the elimination signal R, and then outputs the digital signal D1, from which the in-car noise has been eliminated as a correction signal A.例文帳に追加

加算器３５３は、デジタル信号Ｄ１と、除去信号Ｒとを加算することで、デジタル信号Ｄ１に含まれる車内雑音を除去した信号を補正信号Ａとして出力することができる。 - 特許庁

In the reverberated sound adder, the impulse response recorded in the CD-ROM is reproduced and input signals are folded therein, so that the reverberated sounds by the sheet iron echoer 92 can be reenacted.例文帳に追加

残響音付加装置では、このＣＤ−ＲＯＭに記録されたインパルス応答を再生し、入力信号をたたみ込むことで、鉄板エコー装置９２による残響を再現することができる。 - 特許庁

A data adder 24 sums amplified data for synchronous pulse periods in output data from the analog/digital converter 14 and outputs the result of sum to a microcomputer 26 according to the vertical synchronizing signal from the circuit 22.例文帳に追加

データ加算器２４はＡ／Ｄ変換器１４の出力データの内の同期パルス期間の振幅データを加算し、回路２２からの垂直同期信号により加算結果をマイクロコンピュータ２６に出力する。 - 特許庁

A register 3 shifts dark output values from each element outputted from the image sensor 1 by one bit in the shading of an incident light and an adder 5 sums dark output values by two lines of the same pixel.例文帳に追加

入射光遮断時に、イメージセンサ１から出力される各素子からの暗出力値をレジスタ３により１ビットシフトし、加算器５により、２ライン分の同一画素の暗出力値を加算する。 - 特許庁

An adder section 26 summates by each column the external value logarithmic ratios by N columns respectively outputted from the block row processing sections 23, 24, 25 to update the pseudo a priori value logarithmic ratios by N columns.例文帳に追加

加算部２６は、複数個のブロック行処理部２３，２４，２５からそれぞれ出力されるＮ列分の外部値対数比を、列ごとに加算して、Ｎ列分の擬似事前値対数比を更新する。 - 特許庁

A multiplication circuit 30 multiplies these data and coefficient (h) selected by the selectors A and B, and an adder circuit 40 adds all the multiples result and outputs the result as an FIR filter to be found.例文帳に追加

乗算回路３０は、このセレクタＡ、Ｂにより選択されたデータと係数ｈとを乗算し、加算回路４０は、この乗算結果を全て加算し、求めるＦＩＲフィルタとして出力する。 - 特許庁

The correction value calculator 74 calculates each correction value corresponding to each pixel of interest based on the monotone images R, G and each differential signal input from the subtractor 73 to output to an adder 75.例文帳に追加

補正値算出部７４は、単色画像Ｒ，Ｇ、および減算部７３から入力される差分信号に基づき、各注目画素にそれぞれ対応する補正値を算出して加算部７５に出力する。 - 特許庁

An adder 70 subtracts the frequency spectrum S(FE"n) of the residual echo and a frequency spectrum S(NLE"n) of ordinary noise from a spectrum S(NLE'n) of the low-frequency component first correction audio signal.例文帳に追加

加算器７０は、低域成分第１補正音声信号のスペクトルＳ（ＮＬＥ’ｎ）から残響エコーの周波数スペクトルＳ（ＦＥ”ｎ）および定常ノイズの周波数スペクトルＳ（ＮＬＥ”ｎ）を差分する。 - 特許庁

The operation circuit 330 for in-plane correction reads the offset Vos2 corresponding to the pixel position as the display position based on the position designating signal POS to output to an adder-subtracter circuit 340.例文帳に追加

面内補正用演算回路３３０は位置指定信号ＰＯＳに基づいて、表示位置である画素位置に対応するオフセット分Ｖｏｓ２を読み出し加減算回路３４０に出力する。 - 特許庁

A sound source signal adding the noise signal of a time length equal to a frame length and an adaptive code vector based on a sound source signal in the past is outputted to the synthetic filter circuit 170 by an adder 160.例文帳に追加

加算器１６０は、フレーム長に等しい時間長の雑音信号と過去の音源信号にもとづく適応コードベクトルとを加算した音源信号を合成フィルタ回路１７０へ出力する。 - 特許庁

A first detection diode D1 detects a transmission signal extracted form a directional coupler CPU of a transmission system circuit section and an adder circuit 7-2 receives the detected signal via a high frequency elimination filter LPF.例文帳に追加

送信系回路部の方向性結合器ＣＰＵから取出した送信信号を第１の検波ダイオードＤ１により検波し、高周波除去フィルタＬＰＦを介して加算回路７−２に入力する。 - 特許庁

A turning state detection means 46 detects that the ship 1 is in the turning state based on a bow azimuth outputted from a gyrocompass 2, and outputs a detection result to the adder 50.例文帳に追加

回頭状態検出手段４６は、ジャイロコンパス２から出力された船首方位に基づいて、船舶１が回頭状態にあることを検出し、検出結果を加算器５０に出力する。 - 特許庁

As the intensity of the received ultrasonic waves significantly varies according to subjects, the quality of an image is good if the number of bits converted by the AD converter is large but the circuit scale of the digital phaser and the adder is large.例文帳に追加

受信する超音波の強度は被検体によって大幅に変化するので，ＡＤ変換器の変換ビット数が大きいと画質は良くなるが，ディジタル整相器・加算器の回路規模が大きくなる。 - 特許庁

Exclusive OR circuits 114-117 discriminate coincidence/dissidence of two adjacent inverse spread codes (C0, C1 or the like) and adder subtractor circuits 110-113 execute addition/subtraction of the basis of the discrimination result.例文帳に追加

排他的論理和回路１１４〜１１７が、隣接する２つの逆拡散符号（Ｃ０，Ｃ１等）の一致，不一致を判定し、その判定結果に基づいて加減算器１１０〜１１３が、加算／減算を実行する。 - 特許庁

Subsequently, a peak value of a summed signal ADD between the signals F1 and F2 by an adder 35 is sampled by a sample-and-hold circuit 36, and a signal of a conversion destination frequency f_OUT is output.例文帳に追加

次いで、サンプル・アンド・ホールド回路３６によって、加算器３５による信号Ｆ１とＦ２との加算信号ＡＤＤのピーク値がサンプリングされ、変換先周波数ｆ_ＯＵＴの信号が出力される。 - 特許庁

An adder 166 adds the basic damping compensation current value Id0 and the very low damping compensation current value Id1, and outputs the added value Id0+Id1 as the damping compensation current value Id.例文帳に追加

加算器１６６は、基本ダンピング補償電流値Ｉｄ０と微低速ダンピング補償電流値Ｉｄ１とを加算し、その加算値Ｉｄ０＋Ｉｄ１をダンピング補償電流値Ｉｄとして出力する。 - 特許庁

An output from the adder 43 converted into an analog by D/A 44 is adjusted by an analog volume 45, and a component of high-frequency sound is extracted from the output of the analog volume 45 by a HPF 48.例文帳に追加

Ｄ／Ａ４４でアナログに変換された加算器４３からの出力はアナログボリューム４５で調整され、アナログボリューム４５の出力から高周波音の成分をＨＰＦ４８により抽出する。 - 特許庁

The controller 105 controls the frame information adder 102 to add the frame information to the image data affected by the flash on the basis of the determination result of the flash determination section 104.例文帳に追加

制御部１０５は、フラッシュ判定部１０４の判定結果に基づいて、フラッシュの影響を受けている画像データに対して、フレーム情報を付加するようにフレーム情報付加部１０２を制御する。 - 特許庁

A difference between an output from the model 5 which is an idle time delay from the model 6 and an output (a) from a plant 13 which is delayed by idle time 14 is detected by an adder 7 as a feedforward control signal.例文帳に追加

また、モデル６からのむだ時間遅れのプラントモデル５の出力とむだ時間１４遅れのプラント１３の出力ａとの差を加算器７で検出しフィードフォワード制御信号とする。 - 特許庁

A back pressure valve controller 1 uses a diaphragm system back pressure valve 2 for controlling a controlled gas on a primary side to a prescribed pressure and is provided with a set device 3, an adder 5, a selector 6, and an electro-pneumatic transducer 8.例文帳に追加

背圧弁制御装置１は、一次側の被制御ガスを所定圧力に制御するダイアフラム式背圧弁２を用いたもので、設定器３、加算器５、セレクタ６、電空変換器８を具備する。 - 特許庁

An adder 324 adds the correction amount Cmp to an image signal Dd to a 1st data line varying in voltage due to the variation in the voltage of the 2nd data line, and outputs the image signal as an image signal D'.例文帳に追加

加算器３２４は、当該データ線の電圧変位によって、電圧変動する第１のデータ線への画像信号Ｄｄに補正量Ｃmpを加算して、画像信号Ｄ’として出力する。 - 特許庁

The control circuit 60 controls the driving power by comparing the current value output from the adder circuit 50 with a prescribed standard value, generating the pulse for burst light control, and by supplying the pulse to the driving circuit 20.例文帳に追加

制御回路６０は、加算回路５０から出力された電流値と、所定の基準値とを比較してバースト調光用パルスを生成して駆動回路２０に供給し、駆動電力を制御する。 - 特許庁

Moreover, an output of the adder 9 is outputted from a terminal 13 and given to a limiter 17, in which the signal with a higher level is clipped, and the resulting signal is given to the adaptive filter 12 as a residual input.例文帳に追加

さらに加算器９の出力は端子１３から出力されると共に、リミッタ１７で大レベルの信号がクリップされた後、適応フィルタ１２に残差入力として入力される。 - 特許庁

In an adder 110, a given frequency control value and an output of a flip-flop 130 are added and an addition result is converted into a predetermined value by a conversion circuit 120 based on a conversion table.例文帳に追加

加算器１１０において、与えられた周波数制御値とフリップフロップ１３０の出力とが加算され、加算結果が変換テーブルに基づいて変換回路１２０所定の値に変換される。 - 特許庁

A detection section 42 outputs the uppermost bit of the output of the adder 41 as phase information, and at the same time outputs a row of bits excluding the uppermost bit as corrected correlation value data.例文帳に追加

検出部４２は、加算器４１の出力の最上位ビットを位相情報として出力するとともに、その最上位ビットを除くビット列を修正された相関値データとして出力する。 - 特許庁

The temperature detection circuit for at least one temperature detection element of which the output value changes in response to temperature comprises a conversion circuit and an adder circuit.例文帳に追加

本発明に係る温度検出回路は、温度に応じて出力値が変化する少なくとも１つの温度検出素子のための温度検出回路であって、変換回路と加算回路とを備える。 - 特許庁

In the D/A conversion IC, multiplexed signals are demultiplexed by a demultiplexer and D/A converted in the D/A converters, and analog step signals outputted by the respective D/A converters are added in an adder 4.例文帳に追加

Ｄ／Ａ変換ＩＣでは分離器により多重化信号を分離してＤ／Ａ変換器でＤ／Ａ変換し、各Ｄ／Ａ変換器の出力するアナログステップ信号を加算器４で加算する。 - 特許庁

To provide a modulator for a super-directional speaker that can reduce noise generation by suppressing a break of an audio signal during modulation based upon a negative signal level even if a negative signal is generated in the output of an adder.例文帳に追加

加算器の出力に負の信号が発生しても、負の信号レベルによる復調時におけるオーディオ信号の途切れを抑え、ノイズの発生を低減できる超指向性スピーカ用変調器を得る。 - 特許庁

Transmission data and error pattern data corresponding to these transmission data are added and output by an adder circuit 6 and transmitted, while being combined (9) with an error pattern signal corresponding to the error pattern data.例文帳に追加

送信データと、その送出データに対応した誤りパターンデータとを加算回路６で加算出力するとともに、誤りパターンデータに対応した誤りパターン信号と合成（９）して送信する。 - 特許庁

An adder 102 outputs a transmission power controlled amplitude signal S5, by adding a transmitting power control signal S13 expressed by logarithm to an amplitude signal S14 expressed by logarithm.例文帳に追加

加算部１０２は、対数表現された振幅信号Ｓ１４に、対数表現された送信電力制御信号Ｓ１３を加算し、送信電力制御された振幅信号Ｓ５として出力する。 - 特許庁

The computing unit 141 computes the sum on F_2 between the operation result of the target row supplied from the adder 135-1 and a parity bit stored in a register 142 to thereby calculate a new parity bit.例文帳に追加

演算器１４１は、加算器１３５−１から供給される対象行の演算結果と、レジスタ１４２に格納されたパリティビットとのＦ_2上の和を演算することにより、新たなパリティビットを求める。 - 特許庁

The lens noises N are input by a microphone 5 together with a desired recording sound S, and a voice data composed of these lens noises N and desired recording sound S are input at a + terminal for an adder 83.例文帳に追加

このレンズ雑音Ｎは、希望収録音Ｓとともにマイクロホン５により入力され、これらレンズ雑音Ｎと希望収録音Ｓとからなる音声データが加算器８３の＋端子に入力される。 - 特許庁

Since the coincidence/-non-coincidence of the lower twelve bits of a virtual address is judged only by a carry signal, the coincidence/non- coincidence of the virtual address can be judged before completing the addition processing of the adder.例文帳に追加

仮想アドレスの下位側12ビットについては、キャリー信号だけで一致不一致の判断を行うため、アダーでの加算処理が完了する前に、仮想アドレスの一致／不一致の判断を行うことができる。 - 特許庁

Two band gap circuits (BGR1, BGR 2), an inversion 1 time amplifier (AMP1), a differential amplifier (AMP2), and a variable gain amplifier (AMP3), and a voltage adder (VDO) are used to form a temperature compensation circuit (220).例文帳に追加

２つのバンドギャップ回路（ＢＧＲ１，ＢＧＲ２）と、反転１倍アンプ（ＡＭＰ１）と、差動アンプ（ＡＭＰ２）と、可変利得アンプ（ＡＭＰ３）と、電圧加算器（ＶＤＯ）と、を用いて温度補償回路（２２０）を形成する。 - 特許庁

Coefficients of the respective stages of the FIR filter 75 are obtained by using the output of the adder 63 as an error signal, and coefficients of the respective stages of the FIR filter 75 for sound-deadening signal generation are defined.例文帳に追加

加算器６３の出力を誤差信号に使って、ＦＩＲフィルタ７５の各段の係数を求めて、それらを消音信号生成用ＦＩＲフィルタ７５ａの各段の係数を確定する。 - 特許庁

A decoder 104 is constituted of a ΔΣ modulator in which the sum of re-quantized noises is made constant so that any error generated in the D/A converter column 105 and the adder 106 can be removed.例文帳に追加

デコーダ１０４を再量子化ノイズの和が一定であるΔΣ変調器で構成することで、Ｄ／Ａ変換器列１０５及び加算器１０６で発生する誤差を除去することができる。 - 特許庁