「address buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ADDRESS BUFFER HAVING (N/2) STAGE例文帳に追加

（Ｎ／２）ステージを有するアドレスバッファ - 特許庁

ADDRESS CONVERSION BUFFER CONTROL DEVICE AND ADDRESS CONVERSION BUFFER CONTROL METHOD例文帳に追加

アドレス変換バッファ制御装置およびアドレス変換バッファ制御方法 - 特許庁

The current line (address) in the buffer. 例文帳に追加

l -tag -width indentt .バッファ中の現在行を表します。 - JM

ADDRESS BUFFER AND METHOD FOR BUFFERING ADDRESS IN SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体記憶装置のアドレスバッファ及びアドレスバッファリング方法 - 特許庁

A CS address 9 becomes invalid and a buffer address 10 becomes valid.例文帳に追加

ＣＳアドレス９は無効となりバッファアドレス１０が有効となる。 - 特許庁

A list address buffer control circuit 30 has a list address buffer for holding the list address of the list instruction, and controls writing and/or reading to and from the list address buffer.例文帳に追加

リストアドレスバッファ制御回路３０は、リスト命令のリストアドレスを保持するリストアドレスバッファを有しており、そのリストアドレスバッファに対する書き込み・読み出しの制御を行う。 - 特許庁

Use of the address of the buffer is prohibited.例文帳に追加

さらに、当該バッファのアドレスを使用禁止にする。 - 特許庁

To provide an address buffer having (N/2) stages.例文帳に追加

（Ｎ／２）ステージを有するアドレスバッファを提供する。 - 特許庁

The virtual address specification is used for the buffer indexes for the circular buffer management.例文帳に追加

仮想アドレス指定は巡回バッファ管理用のバッファインデックスに利用される。 - 特許庁

The address mapping of bits in a physical channel buffer is determined from the address of bits in a first interleaver buffer (82).例文帳に追加

第１インタリーババッファ内のビットのアドレスから物理チャネルバッファ内のビットのアドレスマッピングを決定する（８２）。 - 特許庁

Furthermore, a write destination address and a read source address for the FIFO buffer are initialized.例文帳に追加

また、FIFOバッファ200に対する書込先アドレス及び読出元アドレスを初期化する。 - 特許庁

An absolute address of each GOP is stacked in an address buffer area in a RAM.例文帳に追加

各ＧＯＰの絶対アドレスをＲＡＭ内のアドレスバッファエリアにスタックする。 - 特許庁

An address collation part 107 collates an address word in an address dictionary 108 with the character candidate in the buffer 106 and stores an address word candidate in a buffer 109.例文帳に追加

住所照合部107は、住所辞書108内の住所単語とバッファ106内の文字候補との照合を行い、住所単語候補をバッファ109に格納する。 - 特許庁

ADDRESS GENERATING DEVICE FOR CIRCULAR ADDRESS BUFFER AND INTEGRATED CIRCUIT WITH THE SAME例文帳に追加

円環状アドレスバッファのアドレス生成装置およびこれを備えた集積回路 - 特許庁

The buffer 2 outputs data in the read address RA2 to allow a shift register 4 to latch the read address RA2.例文帳に追加

バッファ２は、リードアドレスRA2 のデータを出力し、シフトレジスタ４に保持させる。 - 特許庁

(. )aAppends text to the buffer after the addressed line, which may be the address 0 (zero). 例文帳に追加

l -tag -width indentt (.)a指定した行の後にテキストを追加します。 - JM

The address mapping of bits in a physical channel buffer 84 is decided from the address of bits in a first interleaver buffer 82.例文帳に追加

第１インタリーババッファ８２内のビットのアドレスから物理チャネルバッファ８４内のビットのアドレスマッピングを決定する。 - 特許庁

MEMORY CONTROLLING ADDRESS BUFFER BY UTILIZING PROGRAMMABLE DELAY例文帳に追加

プログラマブル遅延を利用しアドレス・バッファを制御するメモリ - 特許庁

Moreover, the section 17 generates an address mode 1-address in a mode 1 and sets the address into the buffer 18.例文帳に追加

また、アドレス生成部１７は、モード１におけるアドレスｍｏｄｅ１＿ａｄｄｒｅｓｓを生成し、ＰＣＭデータバッファ１８へ設定する。 - 特許庁

A buffer device 11 is provided with a writing address register 13 holding the writing address pointer (WP) of a buffer memory 12, a reading address register 14 holding the reading address pointer (RP) of the buffer memory 12 and a writable end address register 17 holding the writable end address (DP) of the buffer memory 12.例文帳に追加

バッファ装置１１は、バッファメモリ１２の書き込みアドレスポインタ（ＷＰ）を保持する書き込みアドレスレジスタ１３と、バッファメモリ１２の読み出しアドレスポインタ（ＲＰ）を保持する読み出しアドレスレジスタ１４と、バッファメモリ１２の書き込み可能エンドアドレス（ＤＰ）を保持する書き込み可能エンドアドレスレジスタ１７を備える。 - 特許庁

METHOD FOR CONTROLLING POWER OF ADDRESS CONVERSION BUFFER AND DEVICE THEREOF例文帳に追加

アドレス変換バッファの電力制御方法及びその装置 - 特許庁

A buffer monitoring section 205 monitors variation in difference between a write address ADw and a readout address ADr of a receiving buffer 202a.例文帳に追加

バッファ監視部２０５は、受信バッファ２０２ａの書き込みアドレスADwと読み出しアドレスADrとの差分の変化を監視する。 - 特許庁

This vector processor has the vector register constituting a ring buffer, and can designate an arbitrary address in the ring buffer as a head address.例文帳に追加

リングバッファをなすベクトルレジスタを備え、そのリングバッファにおける任意のアドレスを先頭アドレスとして指定可能である。 - 特許庁

The instruction buffer 12 stores the instruction read out from the address designated by the fetch address.例文帳に追加

命令バッファ１２は、フェッチアドレスで指定されるアドレスから読み出された命令を格納する。 - 特許庁

Whether the address jump is from end address to head address of the ring buffer or otherwise is discriminated.例文帳に追加

そして、そのアドレス飛び越しがリングバッファの終了アドレスから先頭アドレスへの跨ぎか、その逆かを判別する。 - 特許庁

The address buffer 100 includes address input circuits 200-0 to 200-n provided for every bit of an address signal.例文帳に追加

アドレスバッファ１００は、アドレス信号の各ビットごとに設けられるアドレス入力回路２００−０〜ｎを含む。 - 特許庁

At the same time, the address A of the operating system CPU 11 is transmitted from a buffer 61 through a post- relay buffer memory address bus 122 and a buffer 71 and a tracking transmission path 200, and inputted from a buffer 72 to an address conversion memory 42.例文帳に追加

同時に、稼働系ＣＰＵ１１のアドレスＡは、バッファ６１から中継後バッファメモリアドレスバス１２２、バッファ７１、トラッキング伝送路２００を介してバッファ７２からアドレス変換メモリ４２に入力される。 - 特許庁

This address converting mechanism is provided with an address conversion buffer having the lock function of an entry and a control logic for controlling the operation of the address conversion buffer.例文帳に追加

そのアドレス変換機構は、エントリのロック機能を有するアドレス変換バッファと、該アドレス変換バッファの動作を制御する制御論理と、を備える。 - 特許庁

LINE ADDRESSING An address represents the number of a line in the buffer. 例文帳に追加

lh 行指定行は、バッファ内の行番号で表現されます。 - JM

The receive buffer pointer(s) point outside the process's address space. 例文帳に追加

受信バッファへのポインタがプロセスのアドレス空間外を指している。 - JM

The buffer 3 transfers transfer data and the address to a blank area for an intersystem data receiving buffer 4.例文帳に追加

バッファ３は系間データ受信バッファ４の空き領域に転送データおよびアドレスを転送する。 - 特許庁

Then, the data in the sprite buffer 16 are written in the frame buffer 18 based on the address after deformation.例文帳に追加

そして、変形後のアドレスに基づいてフレームバッファ１８にスプライトバッファ１６内のデータを書き込む。 - 特許庁

An address control section 3 stores this calculated address to an address register 2 and read the MPEG data from the calculated address and stores them to a buffer 4.例文帳に追加

アドレス制御部３はこの計算アドレスをアドレスレジスタ２に格納して計算アドレスにＭＰＥＧビデオデータを読み出しバッファ４に格納する。 - 特許庁

A column address buffer 18 generates a column address Yj for a memory cell array 22 according to a column address control signal ϕ3.例文帳に追加

列アドレスバッファ１８は列アドレス制御信号φ３に従ってメモリセルアレイ２２に対する列アドレスＹｊを生成する。 - 特許庁

Return a tuple (address, length) giving the current memory address and the length in elements of the buffer used to holdarray's contents.例文帳に追加

アレイの内容を記憶するために使っているバッファの、現在のメモリアドレスと要素数の入ったタプル(address, length) を返します。 - Python

An address read control part 114 reads and latches the address first stored in the buffer 111 for address storage and that address is outputted to the address coincidence detecting part 115.例文帳に追加

番地読み出し制御部１１４は、番地格納用バッファ１１１に最先に格納されている番地を読み出しラッチすると共に番地一致検出部１１５に出力する。 - 特許庁

In the next monitoring period, the address space is opened as an empty address of the shared buffer.例文帳に追加

そして、該次の監視周期において、該アドレス空間を共有バッファの空きアドレスとして開放する。 - 特許庁

An address range of an instruction string stored in an instruction buffer 13 is set in an address table 11.例文帳に追加

アドレステーブル１１に、命令バッファ１３に格納された命令列のアドレス範囲が設定される。 - 特許庁

A control signal ϕ2 is validated each time a column address is generated inside the column address buffer 18.例文帳に追加

制御信号φ２は列アドレスバッファ１８内部で列アドレスが生成される度に有効化される。 - 特許庁

A post-write buffer 12 is composed of an address buffer 27, a data buffer 29, first and second clock timing signals, an address decoder 24 and a write enable circuit 31.例文帳に追加

後置書込みバッファ１２は、アドレス・バッファ２７，データ・バッファ２９，第１のクロック・タイミング信号，第２のクロック・タイミング信号，アドレス・デコーダ２４，書込みイネーブル回路３１で構成される。 - 特許庁

OUTPUT BUFFER ATM EXCHANGE AND MULTIPLE ADDRESS CONTROL METHOD例文帳に追加

出力バッファ型ＡＴＭ交換装置および同報制御方法 - 特許庁

ADDRESS GENERATION CIRCUIT, BUFFER CIRCUIT, INFORMATION PROCESSOR, AND IMAGING SYSTEM例文帳に追加

アドレス生成回路、バッファ回路、情報処理装置および撮像システム - 特許庁

Data in the address specified by X1 and Y1 are read from a buffer A, and original image data are rendered to a frame buffer 19 in dependence on the second X address and second Y address.例文帳に追加

Ｘ１と、Ｙ１とのアドレスのデータがバッファＡから読み出され、第２のＸアドレスおよび第２のＹアドレスによって原画像データがフレームバッファ１９に描画される。 - 特許庁

An address output command circuit 7 makes a signal SR to be 'H' at the time of finish of input of a row address (NCK=4), an address buffer 4 outputs a row address to a row decoder 8.例文帳に追加

アドレス出力指令回路７はロウアドレスの入力完了時（ＮCK＝４）に信号ＳR をＨとし、アドレスバッファ４はロウデコーダ８にロウアドレスを出力する。 - 特許庁

The transmission buffer circuit is provided with a write end address latch circuit 15 that latches a value of a write end address of a write side address counter 12 and informs a read side address counter 13 about it.例文帳に追加

ライト側アドレスカウンタ１２のライト終了アドレスの値を保持し、リード側アドレスカウンタ１３に通知するライト終了アドレス保持回路１５を設けている。 - 特許庁