「address buffer」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To reduce the data reproducing and processing time in an optical disk playback device, etc., without performing a process such as seek even when data of a requested address are not included in a buffer.例文帳に追加

光ディスク再生装置等において、要求アドレスのデータがバッファになかった場合でも、シーク等の処理を行わずにデータ再生処理時間の短縮を図る。 - 特許庁

In this magneto- optical recording medium, buffer parts, sector address parts, and gap parts interposed between data parts to be recorded are uniformly magnetized with the recording direction as the magnetization direction.例文帳に追加

この光磁気記録媒体は、記録されるデータ部とデータ部に挟まれたバッファ部、セクタアドレス部及びギャップ部の磁化方向を記録方向に一様に磁化させている。 - 特許庁

The command controlling parts output the address buffer controlling signal by being delayed from the clock signal when the delay controlling signal is in an active state and in a read command delay operating mode.例文帳に追加

コマンド制御部は、遅延制御信号がアクティブ状態であり、リード命令遅延動作モードのときに、クロック信号から遅延してアドレスバッファ制御信号を出力する。 - 特許庁

To reduce a chip occupied area by employing a fixed data shift redundancy method and enabling to share a data buffer among defective address latch circuits in a plurality of relief areas.例文帳に追加

固定式データシフトリダンダンシ方式を採用し、複数の救済エリアの不良アドレスラッチ回路でデータバッファの共有を可能とし、チップ占有面積の低減を図る。 - 特許庁

With the apparatus and method, in response to receiving a storage transaction request, a queue element is created in a command queue specifying an untranslated buffer address.例文帳に追加

この装置および方法により、記憶トランザクション要求を受信したことに応答して、未変換バッファ・アドレスを指定するキュー・エレメントがコマンド・キュー内に作成される。 - 特許庁

The characters obtained by converting the contents of the input buffer 7 into a proper character string are stored in a conversion buffer 8 by referring to a kana-kanji conversion dictionary file 11 and a mail address file 12 through a retrieving means 6, and the contents are displayed at a display device 2.例文帳に追加

検索手段６を通じてかな漢字変換辞書ファイル１１とメールアドレスファイル１２を参照して、入力バッファ７の内容を適当な文字列に変換した文字を変換バッファ８に記憶し、その内容を表示装置２に表示する。 - 特許庁

A disk device 1b has a decode circuit 15 for performing decoding processing of data read out from a disk, a data/buffer 14 storing decoded user data and made up of a plurality of banks, and an address generation circuit 31 for writing the user data in the data/buffer 14.例文帳に追加

ディスク装置１ｂは、ディスクから読み出したデータをデコード処理するデコード回路１５と、デコードしたユーザ・データを格納する、複数バンクからなるデータ・バッファ１４と、データ・バッファ１４にユーザ・データを書き込むためのアドレス生成回路３１とを有する。 - 特許庁

A color correction data generating processing (S3) stores pixel data received by a color correction device 3 to a line buffer 9 (S36), and a processing (S40) calculates color correction data ΔL on the basis of image data at an information acquisition address of the line buffer 9.例文帳に追加

色補正データ作成処理（Ｓ３）では、色補正装置に入力された画素データをラインバッファに記憶し（Ｓ３６）、ラインバッファに記憶された情報取得位置の画像データに基づいて色補正データΔＬを算出する処理（Ｓ４０）が行われる。 - 特許庁

The semiconductor device includes a first input buffer connected to an address terminal, a clock terminal receiving a clock signal being reference of a data input, and a second input buffer connected to the clock terminal and receiving a clock signal.例文帳に追加

本発明に係る半導体装置は、アドレス端子に接続される第１入力バッファと、データ入力の基準となるクロック信号を受けるクロック端子と、前記クロック端子に接続されるクロック信号を受ける第２入力バッファとを具備する。 - 特許庁

The controller 5 executes standby processing for keeping the address buffer 3 in a standby state till skew time passes after the transition of the external address signal is detected and also executes decoding processing while the memory cell selection signal changes from an invalid state to a valid state from the output of the internal address signal, in parallel.例文帳に追加

そして、コントローラ５は、外部アドレス信号の遷移を検知してからスキュー時間が経過するまで、アドレスバッファ３を待機状態にしておく待機処理、並びに内部アドレス信号の出力からメモリセル選択信号が無効状態から有効状態になるまでのデコード処理を並列に実行させる。 - 特許庁

The format converting part converts the data format of the fail data so that the fail data of a plurality of addresses in one IO of the DUT is stored on one address in the buffer memory, from the data format in which the fail data of one address in each IO of the DUT is stored on one address in the fail memory.例文帳に追加

フォーマット変換部は、フェイルメモリにおける１つのアドレス上に、ＤＵＴの各ＩＯにおける１アドレス分のフェイルデータが格納されているデータフォーマットから、バッファメモリにおける１つのアドレス上に、ＤＵＴの１つのＩＯにおける複数アドレス分のフェイルデータが格納されるようにフェイルデータのデータフォーマットを変更する。 - 特許庁

A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.例文帳に追加

プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁

In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.例文帳に追加

制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁

This communication terminal unit 1 can communicate by the e-mail, and stores the mail addresses of the communicated e-mails in a retransmission address selecting buffer arranged in a RAM 4 in response to an address classification, and can reuse the mail address at the time of next transmission and transmissions thereafter.例文帳に追加

電子メールによって通信を行うことのできる通信端末装置１であって、通信した電子メールのメールアドレスを宛先種別と対応させてＲＡＭ４に設けられる再送信宛先選択バッファに格納しておき、次回以降の送信の際に再利用することのできる通信端末装置１。 - 特許庁

In a free space chain memory 1-1 for managing the free space of the buffer memory, when a new free space of an address #X is generated to a free space chain with an address #N stored as the head of a free space, the address #X of the new free space is added before the head #N of the free space chain.例文帳に追加

バッファメモリの空き領域を管理する空き領域チェーンメモリ１−１にアドレス＃Ｎが空き領域の先頭として格納されている空き領域チェーンに対して、新たにアドレス＃Ｘの空き領域が生じた場合、該空き領域チェーンの先頭＃Ｎの前部に、新たに生じた空き領域のアドレス＃Ｘを追加する。 - 特許庁

When continuity of address data contained in the data already recorded on a recording medium is checked, check of continuity is carried out with binary of address data contained in the first buffer in which recorded data is stored and the address data contained in the data already recorded on the above recording medium.例文帳に追加

記録媒体に既に記録されているデータ内に含まれるアドレスデータの連続性を確認する際に、記録済みのデータが格納されている第１のバッファ内に含まれるアドレスデータと、前記記録媒体に既に記録されているデータ内に含まれるアドレスデータの２値をもって、連続性の確認を実施する。 - 特許庁

An address ID decision section 3 immediately decides a data destination address at the time point that an address ID included in the header part of a received data DAT_1 is received, and when it is not being addressed to itself, a transmission control section 4 transfers the received data DAT_1 simultaneously with the reception of the received data DAT_1 in the reception data buffer 1.例文帳に追加

宛先ＩＤ判定部３は受信データＤＡＴ＿１のヘッダ部に含まれる宛先ＩＤが受信された時点で直ちにデータの宛先を判定し、自分宛てでなければ、送信制御部４は受信データバッファ１による受信データＤＡＴ＿１の受信と同時進行でその受信データＤＡＴ＿１を転送する。 - 特許庁

The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.例文帳に追加

ＣＰＵ１は、互いに異なる第１及び第２の組み合わせＣＰＵアドレス線を有し、第１の組み合わせＣＰＵアドレス線をバッファ３を介してメモリ２に接続し、第２の組み合わせＣＰＵアドレス線をＤＳＰ４に接続し、メモリ２及びＤＳＰ４に対してアドレス制御を行うことで、メモリ２に格納されているプログラムをデータバスを介してＤＳＰ４に書き込む制御を行う。 - 特許庁

An address space composed of an address including a termination character to be used to determine a processing end is properly generated on the basis of hardware information of a computer, and an address of a system function to be protected from illegal use is allocated to the address space to thereby prevent rewriting by buffer overflow and maintain security without deteriorating speed performance and increasing memory consumption.例文帳に追加

処理の終了判定に利用される終端文字を含むアドレスで構成されるアドレス空間を、コンピュータのハードウェア情報に基づいて適切に生成し、不正利用から守りたいシステム関数のアドレスを、前記アドレス空間に割り当てることにより、速度性能の低下やメモリ消費量の増加を招くことなく、バッファオーバフローによる書換えを防止しセキュリティを維持することができる。 - 特許庁

Data are temporarily stored in a buffer 1 by a data read/write request from/to a magnetic DISK drive 3, an address management table 5 holds the address of data needing differential backup on the magnetic DISK drive, the data are acquired on the basis of the address to undergo differential backup, and a differential backup controlling part 4 writes the data and its address information to a magnetic tape device 6.例文帳に追加

磁気ＤＩＳＫ装置３に対するデータの読み込み／書き込み要求に対してバッファ１にデータを一時的に蓄え、差分バックアップの必要なデータの磁気ＤＩＳＫ装置上のアドレスをアドレス管理テーブル５が保持し、差分バックアップをするアドレスを基にデータを取得し、差分バックアップ制御部４が磁気テープ装置６にデータとそのアドレス情報を書き込む。 - 特許庁

A processor 318 includes logic 322 for executing an instruction for synchronizing mapping stored in a translation look-aside buffer (TLB) 323 from system guest physical address (guest physical address) based on virtualization up to system host physical address (host physical address) based on virtualization with corresponding mapping stored in a system extension paging table (EPT) 328 based on virtualization.例文帳に追加

プロセッサ３１８は、仮想化に基づくシステムのゲストの物理アドレス（ゲスト物理アドレス）から仮想化に基づくシステムのホストの物理アドレス（ホスト物理アドレス）までの翻訳ルックアサイドバッファ（ＴＬＢ）３２３に格納されたマッピングを仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）３２８に格納された対応するマッピングを同期させる命令を実行するロジック３２２を含む。 - 特許庁

As the data copying operation, the address multiplexer and the data multiplexer are respectively controlled by a control logic circuit, and a prearranged address bus and a prearranged data bus are selected, then the flash memory is constituted by copying direct the input data from the page buffer made as the corresponding source to the page buffer made as at least one destination through the above prearranged data bus.例文帳に追加

データコピーする動作は、コントロールロジック回路に該アドレスマルチプレクサーと該データマルチプレクサーをそれぞれ制御させ、予定のアドレスバスと予定のデータバスを選ばせ、該予定のデータバスを経由して入力データを対応するソースとされるページバッファから少なくても一つのデスティネーションとされるページバッファに直接にコピーさせることによってフラッシュメモリを構成する。 - 特許庁

The receiving unit 200 is provided with a header extractor and an identifier extractor which acquire information regarding the order of the received packets, and a write address generator which generates a write address reflecting the order so that the data of the packets are arranged in the order in a receive buffer 204 when the data of the packets are stored in the receive buffer 204.例文帳に追加

受信ユニット２００は、受信したパケットの順序に関する情報を取得するヘッダ抽出部及び識別子抽出部と、パケットのデータを受信バッファ２０４に格納する際に、パケットのデータが受信バッファ２０４において順序通りに配列するように、順序を反映した書込みアドレスを生成する書込みアドレス生成部とを備える。 - 特許庁

In a readout cycle of data from peripheral equipment 300 by a CPU 100, not only an address for specifying the peripheral equipment 300 but also write data to be written in a buffer 303 of the peripheral equipment 300 are transmitted via an address bus 201.例文帳に追加

ＣＰＵ１００による周辺装置３００からのデータの読み出しサイクルにおいて、周辺装置３００を特定するためのアドレスに加えて周辺装置３００のバッファ３０３に書き込む書き込みデータを、アドレスバス２０１を介して送信する。 - 特許庁

A PTS acquisition section 5 compares between a leading address (PTR) of a packet in the ES stored in a PTS table 3 and a read address (PR) for data in a stream buffer 2, and acquires the PTS, by using the event of the PR overcoming a PTR 1 as a trigger.例文帳に追加

ＰＴＳ取得部５は、ＰＴＳテーブル３に保存されているＥＳにおけるパケットの先頭アドレス（ＰＴＲ）と、ストリームバッファ２におけるデータの読出アドレス（ＲＰ）とを比較し、ＲＰがＰＴＲ１を超えたことをトリガとしてＰＴＳを取得する。 - 特許庁

If an address of data to be read out by the host system 1 is included in the addresses stored in the address comparison part 33, the host system 1 reads out the data to be read out not from the memory 4 but from the buffer part 37.例文帳に追加

ホストシステム１が新たに読み出そうとするデータのアドレスが、アドレス比較部３３がすでに格納しているアドレスに含まれている場合には、ホストシステム１は、新たに読み出そうとするデータを、メモリ４からではなく、バッファ部３７から読み出す。 - 特許庁

An L-DMA controller 413 in the DECU 41 sets each individual forwarding address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.例文帳に追加

そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁

Idle areas used for a signal delay buffer among idle areas dotted in a memory space are used for a memory block, and a start address table 120 is produced, which stores a start address of each memory block in cross- reference with a value indicated by the index section 111.例文帳に追加

メモリ空間に散在する空き領域のうち信号遅延バッファとして使用する空き領域をメモリブロックとし、各メモリブロックの開始アドレスをインデックス部１１１の示す値と関連付けて記憶する開始アドレステーブル１２０を作成する。 - 特許庁

If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address.例文帳に追加

プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。 - 特許庁

The in-device address information for all the lines is transmitted to a scheduler 4, and the scheduler 4 performs scheduling based on the instructed address information, and operates buffer management for each output link.例文帳に追加

装置内アドレス情報は全回線分、スケジューラ４へと通知され、スケジューラ４が指示されたアドレス情報を基にスケジューリングを行って出力リンク毎にバッファ管理を行い、高速インタフェースマクロ２ａ，２ｂを介してパケットメモリ５からパケットデータを読出す。 - 特許庁

An L-DMA controller 413 in a DECU 41 sets each individual forwarding destination address at the DMA forwarding destination address and DMA transfers the developed recording data stored in the line buffer 281, word by word, to the local memory 29.例文帳に追加

ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する。 - 特許庁

A translation lookaside buffer 36 within a data processor servers to translate a virtual address VA to a physical address PV and generate attribute values such that switches 40 and 42 use a data access request between different buses 44 and 46 of processors 18 and 20.例文帳に追加

データプロセッサ内の変換ルックアサイド・バッファ３６は、仮想アドレスＶＡを物理アドレスＰＡに変換し、プロセッサ１８、２０の異なるバス４４、４６間でデータ・アクセス要求をスイッチ４０、４２に使用される属性値を発生するよう動作する。 - 特許庁

It is possible to control from outside a shift registor 56 which outputs a delay control signal for a delay line, by a phase comparator 194 and an address buffer 192 for a test mode which takes in an external address as a control signal, in a test mode.例文帳に追加

テストモードにおいて、外部アドレスを制御信号として取り込むテストモード用アドレスバッファ１９２、位相比較器１９４によって、遅延ラインの遅延量制御制御信号を出力するシフトレジスタ５６を外部から制御可能とする。 - 特許庁

When the mode signal indicates a test mode, an address decoder 4 is switched to enable access to an input buffer 14 from a CPU 2, and serial data input from the outside is stored in the input buffer 14 via a serial input/output circuit 6.例文帳に追加

そして、モード信号がテストモードを示す場合、アドレスデコーダ４は、ＣＰＵ２による入力バッファ１４へのアクセスが可能となるように切り替え、外部より入力されたシリアルデータがシリアル入出力回路６を介して入力バッファ１４に格納される。 - 特許庁

As readout control to a buffer memory in which reproduced data are temporarily stored, read is performed by using a read address RA for performing the read to access all the addresses in the buffer memory at a read speed of N-fold.例文帳に追加

再生データが一時蓄積されるバッファメモリに対する読み出し制御として、Ｎ倍速による読み出し速度によってバッファメモリの全アドレスに対してアクセスする読み出しが行われるようにするための読み出しアドレスＲＡによって読み出しを行うようにされる。 - 特許庁

The combination of the taps for which the delay time being the highest common factor of the first delay time generated by the first buffer delay elements and the second delay time generated by the second buffer delay elements is a resolution, realized by supplying address data from a decoder to the multiplexer.例文帳に追加

第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせを、デコーダからマルチプレクサへアドレスデータを与えて、実現する。 - 特許庁

When identifier fields of the IP packet already registered to a registration processed buffer 21 and an IP packet newly stored in the reception buffer 20, the protocol field, and a transmitter IP address field are the same, a new IP packet is abandoned; when different, the new IP packet is registered and transferred to the registration processed buffer 21.例文帳に追加

登録処理済みバッファ２１にすでに登録されているＩＰパケットと新たに受信バッファ２０に保存されたＩＰパケットの識別子フィールド、プロトコルフィールドおよび送信元ＩＰアドレスフィールドが同じ場合は新たなＩＰパケットを破棄し、異なる場合は新たなＩＰパケットを登録処理済みバッファ２１に登録するとともに転送する。 - 特許庁

A sequence flag monitoring part 41 detects the assert of a status check signal and notifies a buffer control part 42 of the detection, and the buffer control part 42 disables a buffer, and generates a bus access by controlling chip enable, output enable and address bus, and reads a sequence flag inside a flash memory, and starts the monitor of automatic erasing operation executing circumstances.例文帳に追加

シーケンスフラグ監視部４１はステータスチェック信号のアサートを検出したことをバッファ制御部４２に通知し、バッファ制御部４２によってバッファをディセーブルし、チップイネーブル、アウトプットイネーブル、アドレスバスを制御することによってバスアクセスを生成してフラッシュメモリ内部のシーケンスフラグをリードし、自動消去動作実行状況の監視を開始する。 - 特許庁

A clock reproducing apparatus applies over-sampling to a detection signal to acquire a symbol value, discriminates whether or not each symbol value is the same as a preceding symbol value, stores them to a buffer memory, and detects the symbol timing on the basis of the sampling timing corresponding to the address of the buffer memory and an arithmetic value stored in the buffer.例文帳に追加

クロック再生装置において、検波信号をオーバーサンプリングしてシンボル値を取得し、各シンボル値が、１つ前のシンボル値と同一か否かを判断するとともに、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する。 - 特許庁

By such a memory, as an external clock is supplied to the command input buffer at the time of data holding mode, a refresh-command is inputted and self-refresh operation can be performed, at the time, an external clock is not supplied to the address input buffer and the data input buffer, current consumption caused by the above can be reduced.例文帳に追加

かかるメモリによれば，データ保持モード時において，外部クロックがコマンド入力バッファに供給されるので，リフレッシュコマンドを入力してセルフリフレッシュ動作を行うことができ，そのとき外部クロックのアドレス入力バッファやデータ入力バッファへの供給が行われないので，それに伴う消費電流を削減することができる。 - 特許庁

The data transfer unit is provided with a read buffer for temporarily holding data read from a memory, holds the data in the read buffer, continuously reads image data of a same color when the data is read from the read buffer, eliminates an increase of an access time in reading the data from a different address of a memory, and prevents the unnecessary disconnect and retry process.例文帳に追加

メモリから読み出されたデータを、一時的に保持するためのリードバッファを備え、該リードバッファにデータを保持すると共に、リードバッファからデータを読み出す際、同じ色の画像データは連続して読み出し、メモリの異なるアドレスからデータを読み出す際のアクセス時間の増加を無くし、不要なディスコネクトやリトライ処理を回避するデータ転送装置を提供するものである。 - 特許庁

When a mishit is detected in the prefetch buffer 210, a request generation part 240 generates a request to a memory according to a memory access request from the processor, and an address conversion part 250 converts the start address of burst transfer of the wrap-around memory access request from the processor.例文帳に追加

プリフェッチバッファ２１０においてミスヒットが検出されると、リクエスト生成部２４０はプロセッサからのメモリアクセスリクエストに従ってメモリへのリクエストを生成し、アドレス変換部２５０はプロセッサからのラップアラウンドメモリアクセスリクエストのバースト転送の開始アドレスを変換する。 - 特許庁

An address/amplitude control means 14 generates a read address to a buffer memory 12 on the basis of the detected half-period points, while generating a control information for controlling the amplitude polarity of an output signal, and converting the output signal into a continuous ringing.例文帳に追加

アドレス・振幅制御手段１４は、検出された１／２周期点に基づいてバッファメモリ１２に対する読み出しアドレスを発生すると共に、出力信号の振幅極性を制御し出力信号を連続信号にするための制御情報を発生する。 - 特許庁

A value of an internal row address signal bit is set from an address buffer 2 according to the test control signal, and operations of a row selecting circuit 3 and a bit line peripheral circuit 4 are controlled by a row system control circuit 10 with a test controlling function according to the test control signal.例文帳に追加

このテスト制御信号に従ってアドレスバッファ（２）からの内部ロウアドレス信号ビットの値を設定し、かつテスト制御信号に従ってテスト制御機能付行系制御回路（１０）が行選択回路（３）およびビット線周辺回路（４）の動作を制御する。 - 特許庁

A driver layer execution section 6 predicts a next reading request address from a reading request address for the data reading request of non-continuous addresses, and reads necessary data into a buffer memory 8 in advance, thereby improving the cache hit rate at the next reading request.例文帳に追加

ドライバ層実行部６はアドレスが非連続なデータ読み出し要求に対しても、読み出し要求アドレスから次回の読み出し要求アドレスを予測し、事前にバッファメモリ８上に読み出すことにより、次回の読み出し要求発生時のキャッシュヒット率を向上させる。 - 特許庁