「address buffer」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

This data processor 20 defines, when determining the address of the first data reading position in an annular buffer 5, a value calculated by adding the number of memories of a surplus area 51 to the value of the next writing position on the annular buffer 5 connected to a next writing position register 4 as the first arithmetic data reading position, and successively reads out the arithmetic data from the first arithmetic data reading position.例文帳に追加

データ処理装置２０は、環状バッファ５における最初のデータ読出位置のアドレスを決定する際に、次回書込位置レジスタ４に格納されている環状バッファ５上の次回書込位置の値に対し、余剰エリア５１のメモリ数を加算した値を最初の演算データ読出位置とし、この最初の演算データ読出位置から演算データを順次読み出すことを特徴とする。 - 特許庁

When motion vector information of a block address supplied from a motion prediction/compensation unit 115 is not stored in the motion vector buffer 183, a motion vector interpolation unit 182 calculates the address of a motion compensation block on the periphery of a block address supplied from a block position determination unit 181, acquires motion vector information of a macro block on the periphery thereof, and performs interpolation to generate the motion vector information corresponding to a target motion compensation block.例文帳に追加

動き予測・補償部１１５から供給されたブロックアドレスの動きベクトル情報が、動きベクトルバッファ１８３に保存されていない場合、動きベクトル内挿部１８２は、ブロック位置判定部１８１から供給されたブロックアドレスの周辺の動き補償ブロックのアドレスを算出し、動きベクトルバッファ１８３から、その周辺マクロブロックの動きベクトル情報を取得し、内挿処理を行い、目的の当該動き補償ブロックに対応する動きベクトル情報を生成する。 - 特許庁

To provide a data backup control system which reduces the backup of intermediate memory contents other than check point images by providing a function for storing the addresses of a main memory backed up after a check point just before by adding a status bit to a backup address buffer.例文帳に追加

バックアップアドレスバッファにステータスビットを付加することにより、直前のチェックポイント以降にバックアップした主記憶のアドレスを記憶する機能を持たせ、チェックポイントイメージ以外の中間的なメモリ内容のバックアップを減少させるデータバックアップ制御方式を提供すること。 - 特許庁

Responsive to a determination that the virtual function is authorized, the requested data are written into the receive buffer of the selected address range in the one or more systems, and responsive to writing the requested data, a notice of completion is issued to the requester.例文帳に追加

仮想機能は許可されているという判定に応答して、１つまたは複数のシステム内の選択されたアドレス範囲の受信バッファに要求されたデータが書き込まれ、要求されたデータの書き込みに応答して、リクエスタに完了通知が発行される。 - 特許庁

When a data read signal 11 of the CPU 6 is received while receiving the address coincidence signal 9, a read data switching device 10 gives a substitute register read signal 13 to a data output buffer 15 and outputs the data of the register 5 to a data bus 16.例文帳に追加

読み出しデータ切り替え器１０は、アドレス一致信号９を受けている時にＣＰＵ６のデータ読み出し信号１１を受けると代替レジスタ読み出し信号１３をデータ出力バッファ１５に与えて代替レジスタ５のデータをデータバス１６に出力させる。 - 特許庁

When a refresh-test for a redundant memory cell is performed, a redundant CBR refresh-counter 15 is activated for each input of a control signal RACBR, counts the number of input of redundant CBR commands, and outputs them to a X address buffer 2A as redundant counter signals RCNT0- RCNT5.例文帳に追加

冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。 - 特許庁

When a certain address is selected, an input field preparation part 12 reads out its corresponding input form, character table and the maximum number of characters from a buffer memory 11, prepares an input field for inputting a mail text in accordance with the input form and displays the input field on the display part 4.例文帳に追加

アドレスが選択されたら、対応する入力フォーム、文字テーブル、最大文字数をバッファメモリ１１に読み出し、入力フィールド作成部１２は、入力フォームに従ってメール本文を入力するための入力フィールドを作成し表示部４に表示する。 - 特許庁

When a rewriting instruction and data come from an input port 1, a block including a desired address is read from the flash ROM 4, written in a buffer RAM 2 via a CPU 3 for retraction and the block in the flash ROM 4 which is read now is deleted by a program.例文帳に追加

書き換え命令とデータが入力ポート１から来ると、プログラムは目的のアドレスを含むブロックをフラッシュＲＯＭ４から読み込み、ＣＰＵ３を介してバッファＲＡＭ２に退避のため書き込み、今、読み込んだフラッシュＲＯＭ４内のブロックを消去する。 - 特許庁

During loading program data, when inputted program data corresponds to a defective column, the data loading circuit loads pass data in a page buffer corresponding to the defective column instead of inputted program data utilizing defective column address information being previously stored.例文帳に追加

プログラムデータをローディングする間、データローディング回路は入力されるプログラムデータが欠陥列に対応する場合は、予め格納された欠陥列アドレス情報を利用して前記欠陥列に対応するページバッファに入力プログラムデータに代えてパスデータをローディングする。 - 特許庁

The microprocessor 100 includes a memory 3 having instructions stored therein, a CPU 1 for performing pipeline processing of fetched instructions, and a prefetch buffer 2 which reads ahead instructions in a request address from the CPU 1 and a plurality of following addresses from the memory and stores them therein.例文帳に追加

マイクロプロセッサ１００は、命令を格納するメモリ３と、フェッチした命令をパイプライン処理するＣＰＵ１と、ＣＰＵ１からの要求アドレスおよびそれに後続する複数のアドレスの命令をメモリ３から先読みして格納するプリフェッチバッファ２とを備える。 - 特許庁

An output voltage of a charge pump 3 is monitored by a voltage detection circuit 5 and when a boosting capability of the charge pump 3 is not sufficient, a buffer 4 and a charge pump 7 are operated to supply a sufficient boosting voltage to an address selector circuit 9 and a memory array 10.例文帳に追加

チャージポンプ３の出力電圧を電圧検出回路５によって監視し、チャージポンプ３の昇圧能力が充分でない場合、バッファ４およびチャージポンプ７を動作させ、充分な昇圧電圧をアドレス選択回路９およびメモリアレイ１０に供給する。 - 特許庁

When the processing is not executed yet, a step for preparing reference information to input values and output values on a task queue; a step for assigning storage regions to the output values to an output address buffer and an output index buffer; and a step for preparing the reference information to the input values and the output values on the task queue and showing the completion of the processing at the shader stage are executed.例文帳に追加

処理がまだ実行されていない場合には，入力値，及び出力値への参照情報を前記タスクキュー上に作成する工程と，出力値への記憶領域を前記出力アドレスバッファ，及び出力インデックスバッファに割り当てる工程と，入力値，及び出力値への参照情報をタスクキュー上に作成してシェーダステージにおける処理が完了したことを示す工程とを実行する。 - 特許庁

An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.例文帳に追加

アドレスコントローラ４１は、制御信号に基づいて、バッファメモリ４２に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁

When an output waveform is dropped during the address electrical discharge, an NMOS 21 of a buffer circuit 20 is turned on to suppress a low voltage (VDL) from a low voltage power supply terminal VDL due to a back gate effect, and a signal at a potential lower than the VDL is inputted to a gate of an IGBT 13.例文帳に追加

アドレス放電時の出力波形の立ち下がり時には、バッファ回路２０のＮＭＯＳ２１がオンすることで、低電圧電源端子ＶＤＬからの低電圧（ＶＤＬ）はバックゲート効果により抑制され、ＩＧＢＴ１３のゲートには、ＶＤＬよりも低い電位の信号が入力される。 - 特許庁

A detection processing part 27, if detecting a vehicle movement, change or the like according to v1, sends a transfer request for the original image data v for secondary determination in a frame buffer part 22 to a transfer control part 25 and sends a detection position address, indicating the detection pixel area, to a detail analyzing part 28.例文帳に追加

検出処理部２７は、このｖ１に基づいて車の移動・変化などを検知した場合、フレームバッファ部２２の二次判定用の原画像データｖの転送要求を転送制御部２５に送り、また、検知画素領域を示す検知位置アドレスを詳細解析部２８に送る。 - 特許庁

Then an input control means 112 monitors residual capacity information fed from the input buffer 105 and a residual capacity of the DTS, ID, storage address storage memory and controls reading of image data from a recording medium 113 so that both of the residual capacities are not zero.例文帳に追加

そして入力制御手段１１２は、入力バッファ１０５から送られてくる残容量と、ＤＴＳ，ＩＤ，格納アドレス保持メモリの残容量を監視し、両方の残容量が０にならないように記録媒体１１３からの画像データの読み出しを制御する。 - 特許庁

When continuous image pickup signals are buffer-linked to a memory 4 and recording is performed intermittently for a disk medium 9, when recording in intermittent recording is re-started, address detection for deciding a recording re-start position is started from a position going back to a recording finish position of the previous time.例文帳に追加

連続的な撮像信号をメモリ４にバッファリングし、間欠的にディスク状媒体９に記録を行なう際に、間欠記録における記録再開時に、前回の記録終了位置より遡った位置から記録再開位置を決めるためのアドレス検出を開始する。 - 特許庁

To allow random access in arbitrary timing and at an arbitrary position to continuous data such as animation existing inside a cylinder storage when continuous data such as VOD are distributed simultaneously to a plurality of viewers, and to facilitate address control in the cylinder storage without requiring a buffer in the outside of the cylinder storage.例文帳に追加

ＶＯＤのような連続的なデータを複数の視聴者へ同時配信するときにシリンダストレージ内部にある動画像などの連続したデータに対して任意のタイミング、任意の位置にランダムアクセス可能であり、シリンダストレージ外部にバッファを必要とせず、シリンダストレージ内のアドレス管理を容易とする。 - 特許庁

Since the memory address of the drawing elements and a developing processing constitution ID are allowed to correspond to each other to be stored in a table, object data to which common developing processing constitution is adaptable can be successively taken out of a buffer to be processed and, therefore, the writing number of times of a developing processing means can be reduced.例文帳に追加

描画要素の格納アドレスと展開処理構成ＩＤとを対応させてテーブルに記憶したので、共通の展開処理構成が適用可能なオブジェクトデータを順次バッファから取り出して処理できるので、展開処理手段の書き換え回数が削減できる。 - 特許庁

When a sector having a last address written therein is filled up, and a buffer memory 10 stores information of a predetermined threshold or more, a microcomputer 12 instructs a driver 8 to stop operations of a disk motor 2, an optical pickup 3, and a carriage motor 4, and then erases the sector.例文帳に追加

マイクロコンピュータ１２が、ラストアドレスを書き込んでいるセクタが一杯になった場合に、バッファメモリ１０に予め定めた閾値以上蓄積されている場合は、ディスクモータ２、光ピックアップ３およびキャリッジモータ４の動作を停止させるようにドライバ８へ指示をした後に当該セクタの消去を行う。 - 特許庁

To allow random access, in arbitrary timing and at an arbitrary position, to continuous data such as animation existing inside a cylinder storage when continuous data such as VOD is distributed simultaneously to a plurality of viewers, and to facilitate address control in the cylinder storage without requiring a buffer in the outside of the cylinder storage.例文帳に追加

ＶＯＤのような連続的なデータを複数の視聴者へ同時配信するときにシリンダストレージ内部にある動画像などの連続したデータに対して任意のタイミング、任意の位置にランダムアクセス可能であり、シリンダストレージ外部にバッファを必要とせず、シリンダストレージ内のアドレス管理を容易とする。 - 特許庁

According to a mail transmitting instruction, the mail text preparing part 1-1 stores contents in the file buffer 1-5 and various kinds of inputted information in a transmitting main storage part 9-4 of a RAM 9, and on the basis of this information, the mail is transmitted to a mail address inputted to a destination input part 18.例文帳に追加

メール本文作成部１−１は、メール送信指示により、ファイルバッファ１−５の内容と、入力された各種情報を、ＲＡＭ９の送信メール記憶部９−４に記憶し、この情報を基に宛先入力部１８に入力されたメールアドレスにメール送信する。 - 特許庁

Further, when the data amount of the buffer memory becomes smaller than the specified amount, the power is supplied to the spindle motor to increase the number of rotation, and the focus and tracking control are started for a pickup, and when the PLL is synchronized, the pickup is positioned to the address previously being held, then the read-out of the data is restarted.例文帳に追加

更に、バッファメモリのデータ量が一定量以下になったらスピンドルモータに電力を供給し、回転数を上げ、ピックアップをフォーカス及びトラッキング制御を開始し、ＰＬＬが同期したら、先に保持しておいたアドレスへピックアップを位置決めし、データの読み出しを再開する。 - 特許庁

A timing/address generator 15 reads waveform data of each sample stored in a waveform RAM on a time-division basis, writes the data to a waveform buffer 11, outputs the data to an accumulator 14 through a selector 12, and accumulate waveform data of a plurality of channels to generate cumulative waveform data.例文帳に追加

タイミング／アドレス・ジェネレータ１５は、波形ＲＯＭに記憶された各サンプルの波形データを時分割で読み出して波形バッファ１１に書込み、セレクタ１２を介して累算器１４に出力し、複数のチャンネルの波形データを累算してポリフォニックな累算波形データを生成する。 - 特許庁

An address pointer control means 7 defines data scheduled to be recorded in the defective sector as alternation waiting data, manages the storage position of the alternation waiting data on the data buffer 1 and controls recording of the alternation waiting data into the auxiliary sector in the process of continuous data recording operation to the rotary medium.例文帳に追加

アドレスポインタ制御手段７は、欠陥セクタに記録予定のデータを交代待ちデータとし、交替待ちデータのデータバッファ１上の格納位置を管理し、回転媒体に対する連続したデータ記録動作の過程で、予備セクタへの交代待ちデータの記録を制御する。 - 特許庁

The device is provided with a switch circuit 112 controlled by the coincidence-detection output, switching the data corresponding to the defective address in a sense amplifier circuit 104 to the data selected by the set number in the redundant sense amplifier circuit 105, and connecting it to a data input/output buffer 113.例文帳に追加

その一致検出出力により制御されてセンスアンプ回路１０４の中の不良アドレス対応のものと冗長センスアンプ回路１０５のなかのセット番号により選択されたものとを切り換えてデータ入出力バッファ１１３に接続するスイッチ回路１１２を備える。 - 特許庁

A DVD audio decoder system is provided with one demultiplexer, that demultiplexes both an audio program stream and an audio still image program stream, stores the audio still image data in a basic form to an audio still image unit buffer and is provided with a pointer table, in which an access address with respect to each audio still image object is stored.例文帳に追加

オーディオプログラムストリームとオーディオ静止画プログラムストリームの両方を多重分離する１つのデマルチプレクサを設け、オーディオ静止画データを基本形式でオーディオ静止画ユニットバッファに格納するとともに、各オーディオ静止画オブジェクトについてのアクセスアドレスを格納したポインタテーブルを設ける。 - 特許庁

A buffer 65 temporarily stores information such as an address and a payload length to update statistic information data for a plurality of packets, so that a storage device 63 is subjected to update processing in the unit of a plurality of the packets in comparison with the conventional system wherein the storage device 63 is subjected to update processing in the unit of one packet.例文帳に追加

統計情報データを更新するアドレス、ペイロード長などの情報を複数パケット分バッファ65に一時記憶させることにより、従来の１パケット単位で記憶装置63への更新処理を行う方式に対して、複数パケット単位で記憶装置63への更新処理を行う。 - 特許庁

The command controlling parts output the address buffer controlling signal synchronizing with a clock signal when the delay controlling signal is in an inactive state and the command is in a usual mode wherein the command is a write command or a read command and when the delay controlling signal is in an active state and in a write command delay operating mode.例文帳に追加

コマンド制御部は、遅延制御信号がインアクティブ状態で、コマンドがライトコマンド又はリードコマンドである通常動作モードのときと、遅延制御信号がアクティブ状態で、ライト命令遅延動作モードのときに、クロック信号に同期してアドレスバッファ制御信号を出力する。 - 特許庁

To provide an error correcting method by which the error information of detected data can be easily correlated to the address of an interleave buffer and by which an error correcting mechanism can be improved easily and inexpensively, to provide an error corrector utilizing the method, and a magnetic tape device.例文帳に追加

検出されたデータの誤り情報とインターリーブバッファのアドレスとを簡単に対応させることができ、誤り訂正機能を簡単且つ低コストで向上できる誤り訂正方法並びにその方法を利用した誤り訂正装置及び磁気テープ装置を提供することを目的とする。 - 特許庁

A block selection address BA shown to select the memory block is latched, and data are output when one memory block of a plurality of the memory blocks is operated and in non-operation time by making the output the activation signal of the output buffer of the memory block.例文帳に追加

メモリブロックが選択されたことを示すブロック選択アドレスＢＡをラッチし、その出力をメモリブロックの出力バッファの活性化信号とすることにより複数のメモリブロックのうちどれか一つのメモリブロックが動作時においても非動作時においてもデータを出力する。 - 特許庁

This invention utilizes an SDRAM device for a replacement buffer and employs an address remapping method to substantially make a read rate equal to a write rate thereby overcoming the limit in a conventional SDRAM device when it is used to realize a large scale matrix transposition.例文帳に追加

本発明は、置換バッファにＳＤＲＡＭデバイスを利用し、さらに、通常のＳＤＲＡＭデバイスが大規模な行列転置を実現する目的で用いられた場合の限界を、読み出しレートと書き込みレートとを本質的に等置するアドレス再マッピングを用いることによって克服する。 - 特許庁

A development controller 412 sets a forwarding destination address for each work of developed recording data stored in a line buffer 281 so that a line of data is stored while alternating the images 1 and 2 in the bit map area of a local memory 29, i.e. the DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータがイメージ１とイメージ２とに交互に格納されるように、展開処理コントローラ４１２にてラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを設定する。 - 特許庁

A system controller 100 performs reproduction control based on address information indicating video information to be reproduced practically in angle block reproduction or parental block reproduction in VOB(Video Object)unit search information included in DSI(Data Search Information searching control) data separated from a demodulated demodulation signal Sdm by a system buffer 85.例文帳に追加

復調された復調信号Ｓdmからシステムバッファ８５により分離されるＤＳＩ（Data Seach Informatuom、検索制御）データの中に含まれるＶＯＢ（Video Object）ユニットサーチ情報中の、アングルブロック再生又はパレンタルブロック再生において実際に再生すべき映像情報を示すアドレス情報に基づき、システムコントローラ１００が再生制御を行う。 - 特許庁

The FIFO memory device is provided with a memory array having a plurality of address arrangements and capable of storing input data and a boundary pointer indicating the end point of a buffer area to be formed in the memory array capable of storing the input data and characterized by controlling the value of the boundary pointer in accordance with the volume of the input data.例文帳に追加

複数のアドレス配置を有し、入力データを格納するメモリアレイと、前記入力データが格納され得る前記メモリアレイ内に形成されるバッファ領域の終了点を示すバウンダリポインタと、格納されている前記入力データの量に応じて前記バウンダリポインタの値を調整することを特徴とする。 - 特許庁

Then the first MPEG image data are reproduced until the position m of the first MPEG image data, and then re-encoded MPEG image data at the joining interval A+B are reproduced, and thereafter connection is made to the VBV buffer at its address position q of the second MPEG image data and the second MPEG image data after the position q are reproduced.例文帳に追加

そして、第１のＭＰＥＧ画像データのｍの位置までは第１のＭＰＥＧ画像データの再生を行い、次に繋ぎ区間Ａ＋Ｂの再符号化ＭＰＥＧ画像データを再生し、その後、第２のＭＰＥＧ画像データのｑの位置へ接続してｑ以降の第２のＭＰＥＧ画像データを再生する。 - 特許庁

In the system, a memory update history preservation control part 1 makes a response to a read transaction issued on a processor bus 400 and allows a before-image buffer 2 to preserve data of a main memory 310 and its address, as update history information, outputted from a memory control part 300 onto a process bus 400.例文帳に追加

この発明のシステムでは、メモリ更新履歴保存制御部１が、プロセッサバス４００上に発行されたリードトランザクションに応答して、メモリ制御部３００によりプロセッサバス４００上に出力された主メモリ３１０のデータとそのアドレスとを更新履歴情報としてビフォアイメージバッファ２に保存する。 - 特許庁

To provide a method and an apparatus for data exchange which decrease the rate of the occupation of a bus in actual data transfer, minimizes the overhead, and further facilitates priority control and exchange capacity expansion by addressing a data buffer through configuration (setting of address space) for a system equipped with a PCI bus.例文帳に追加

ＰＣＩバスを備えるシステムにおいて、実際のデータ転送に対するバスの占有率の削減、オーバヘッドの最小化を図り、更にコンフィグレーション（アドレス空間の設定）によるデータバッファのアドレッシングにより優先制御及び交換容量の拡張が容易なデータ交換方法およびその装置を提供する。 - 特許庁

When it is determined through CMP 6199 that the same image data are present by the block, the same image data are not read by EDIT 6147, the result of the rotation processing is left in a block buffer, the image data read already are reused, and only a write address is changed.例文帳に追加

６１９９ＣＭＰにてブロック単位で同一の画像データがあると判断されているとき、６１４７ＥＤＩＴはその同一の画像データに対してはリードを行うことなく、回転処理後の結果がブロックバッファに残っている、既にリード済みの画像データを再利用して、書き込み先アドレスだけを変えるようにする。 - 特許庁

In a processing of adding a disk device 24 and changing the RAID level of a disk array 2, a control device 1 searches valid logical addresses according to a copy 35 of an address conversion table at a point of starting to change the RAID level and packs and collects data of the searched valid logical addresses in a read buffer 31 after a reconstruction.例文帳に追加

制御装置１は、ディスク装置２４を追加してディスクアレイ２のレイドレベルを変更する処理で、レイドレベル変更開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁

Then the first MPEG image data are reproduced until the position (i) of the first MPEG image data, and then re-encoded MPEG image data at the joining interval B are reproduced, and thereafter connection is made to the VBV buffer at its address position (l) of the second MPEG image data and the second MPEG image data after the position (l) are reproduced.例文帳に追加

そして、第１のＭＰＥＧ画像データのｉの位置までは第１のＭＰＥＧ画像データの再生を行い、次に繋ぎ区間Ｂの再符号化ＭＰＥＧ画像データを再生し、その後、第２のＭＰＥＧ画像データのｌの位置へ接続してｌ以降の第２のＭＰＥＧ画像データを再生する。 - 特許庁

Then the first MPEG image data are reproduced until the position (m) of the first MPEG image data, and then re-encoded MPEG image data at the joining interval A+B are reproduced, and thereafter connection is made to the VBV buffer at its address position (q) of the second MPEG image data and the second MPEG image data after the position (q) are reproduced.例文帳に追加

そして、第１のＭＰＥＧ画像データのｍの位置までは第１のＭＰＥＧ画像データの再生を行い、次に繋ぎ区間Ａ＋Ｂの再符号化ＭＰＥＧ画像データを再生し、その後、第２のＭＰＥＧ画像データのｑの位置へ接続してｑ以降の第２のＭＰＥＧ画像データを再生する。 - 特許庁

A development controller 412 in a DECU 41 sets the forwarding address individually to each word of developed recording data stored in a line buffer 281 so that a line of data is stored while being arranged in the longitudinal direction in the bit map area of a local memory 29, i.e. a DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。 - 特許庁

The control circuit 15 specifies, upon reception of a control signal indicating a read instruction, a block including the data of a designated address, and outputs data as read data in the work memory 13 to the I/O buffer 11 if the number of the block matches the block number stored in the block number register 18.例文帳に追加

制御回路１５は、読出し指示を示す制御信号を受けて、指定アドレスのデータを含むブロックを特定し、そのブロックのブロック番号とブロック番号レジスタ１８に格納されているブロック番号とが一致していれば、ワークメモリ１３内のデータを読出しデータとし、入出力バッファ１１に出力させる。 - 特許庁

Host equipment monitors a signal quantity stored in RAM 10 for a buffer, and when it judges that the signal quantity is decreased to such a quantity as requires to interrupt recording, the host equipment periodically outputs an instruction signal for obtaining an address indicating a recording interruption position to the optical disk recording and reproducing device.例文帳に追加

バッファ用ＲＡＭ１０に記憶されている信号の量をホスト機器にて監視し、該信号の量が記録中断動作を行う必要がある量に低下したと判断したとき、ホスト機器より光ディスク記録再生装置に対して、記録中断位置を示すアドレスを取得するための命令信号を定期的に出力する。 - 特許庁