「address buffer」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A cell buffer 11 is provided with class regions 11nA, data regions 11nB and address regions 11nC.例文帳に追加

セルバッファ１１は、クラス領域１１ｎＡ、データ領域１１ｎＢおよびアドレス領域１１ｎＣを備える。 - 特許庁

The FIFO buffer 10 stores input data in an area specified by a writing address, and outputs the stored data into an area specified by a reading address.例文帳に追加

ＦＩＦＯ１０は、入力データを書き込みアドレスにより指定されるエリアに記憶し、読み出しアドレスにより指定されるエリアに記憶されたデータを出力する。 - 特許庁

To provide a data buffer monitor circuit which can securely detect trouble occurring in a write address generating circuit and a read address generating circuit in such a case.例文帳に追加

ライトアドレス生成回路およびリードアドレス生成回路に障害が発生した場合に確実に障害が検出可能であるデータバッファ監視回路を提供する。 - 特許庁

In managing a virtual address and a physical address, a conversion index buffer (107) converts addresses of the memory (102) and the storage (103).例文帳に追加

仮想アドレスと物理アドレスの管理において、メモリ（１０２）だけではなく、ストレージ（１０３）のアドレスも変換索引バッファ（１０７）により変換可能にする。 - 特許庁

A peak position detecting unit 10 then detects a maximum peak address, that is the address of the peak value stored in the delay buffer 30 and sends this to a data readout unit 20.例文帳に追加

そして、ピーク位置検出部１０が、ディレイバッファ３０に記憶されたピーク値のアドレスである最大ピークアドレスを検出しこれをデータ読み出し部２０に送る。 - 特許庁

A reading address generating section 111 converts the coordinates generated in the reading coordinate generating section 117 into a buffer address of the memory, and corrects the shift amount.例文帳に追加

読み出しアドレス生成部１１１は読み出し座標生成部１１７で生成された座標をメモリのバッファアドレスに変換し、ずらし量補正する。 - 特許庁

The device 101 receives a packet write address from the buffer 103 and sends the packet and the packet write address to the device 111.例文帳に追加

パケット取捨選択装置１０１は、ライトバッファ１０３からパケット書き込みアドレスを受け取り、パケット改変装置１１１へパケットとパケット書き込みアドレスを送り出す。 - 特許庁

A control part 135 of a ROM controller 134 increases an address value retained in a buffer, when an address outputted in an instruction reading cycle by a CPU 132 is matched with the address retained in the buffer, and reads data from a ROM 133 in the next cycle.例文帳に追加

ＲＯＭコントローラ１３４の制御部１３５は、バッファに保持されたアドレスに対して、ＣＰＵ１３２が命令読み出しサイクルで出力したアドレスが一致すると、バッファに保持されたアドレス値を増加させてその次のサイクルでＲＯＭ１３３よりデータを読み出す。 - 特許庁

The purpose is attained by using the buffer memory controller which detects a voice data interactive signal to stop writing to a buffer memory 15, generates a reference time timing signal on the basis thereof, stores a write address to the buffer memory 15 in this case, and controls reading from the buffer memory 15 from the same address as the write address.例文帳に追加

バッファメモリ１５に対する書き込み動作を停止する音声データインアクティブ信号の検出し、これに基づいて基準時刻タイミング信号を生成し、このときのバッファメモリ１５に対する書き込みアドレス値を記憶し、この書き込みアドレス値と同じアドレス値から、前記バッファメモリ１５に対する読み出し動作を開始するように制御するバッファメモリ制御装置を以ってして課題の解決に当たる。 - 特許庁

The packet transmitter 7 acquires a storing address of a packet to be transmitted in the packet buffer 2 based on the notified packet information or a management number, and transmits the packet to be specified on the basis of the storing address in the packet buffer.例文帳に追加

パケット送信部７は、通知されたパケット情報あるいは管理番号から、送信すべきパケットのパケットバッファ２内の格納アドレスを取得し、該格納アドレスで特定されるパケットバッファ内のパケットを送信する。 - 特許庁

Each of image processing modules 4-1 to 4-m is provided with a read address generation part 14, a read buffer 10, a write address generation part 16, a write buffer 12, and an arbiter 13 and is connected to a higher order arbiter 5 through a one-channel port.例文帳に追加

画像処理モジュール４−１〜４−ｍのそれぞれにリードアドレス生成部１４、リードバッファ１０、ライトアドレス生成部１６、ライトバッファ１２及びアービタ１３を設け、１チャンネル分のポートで上位のアービタ５に接続する。 - 特許庁

An address register 11 is provided to generate successively column address signals Cab in one page when a page address signal is inputted to load successively data of one page bit by bit into the page buffer 2.例文帳に追加

ページバッファ２に１ページ分のデータを１バイトずつ順次ロードするために、ページアドレス信号が入力されると１ページ内のカラムアドレス信号ＣＡｂを順次発生するアドレスレジスタ１１が設けられる。 - 特許庁

An address management section 4 stores the address information of a plurality of the other VOBUs consecutive to the concerved VOBU and overwrites the tentative data in the buffer RAM 6 after required address information in prepared.例文帳に追加

アドレス管理部４は、当該ＶＯＢＵに連続する他の複数のＶＯＢＵのアドレス情報を保持し、必要なアドレス情報が揃ったら、上記バッファＲＡＭ６内の仮データを上書きする。 - 特許庁

An expansion control section 6 controls a read/write address of the block buffer section 5 to eliminate the unnecessary pixels.例文帳に追加

伸長制御部６は、この不要画素を除去するように、ブロックバッファ部５の読出し／書込みアドレスを制御する。 - 特許庁

The slice information contains the starting position of each slice on a screen and the address of the data on the buffer.例文帳に追加

スライス情報には、各スライスの開始位置の画面上での位置と、データのバッファ上でのアドレスが含められる。 - 特許庁

The control apparatus can be constituted of an input image buffer 32, an output image buffer 36 and an address management part for requesting reading/writing from/in the buffer 32/36 to the memory out of a control part-address management part 31 and can be integrated into the encoding circuit 18 like the shown figure.例文帳に追加

この制御装置は、入力画像バッファ３２及び出力画像バッファ３６と、制御部・アドレス管理部３１のうちのメモリにバッファ３２／３６に対する読み出し／書き込み要求を行うアドレス管理部とで構成でき、図示のように符号化回路１８に組み込むこともできる。 - 特許庁

Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.例文帳に追加

各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁

This data processor is provided with an ADT8e for adding an offset value to an address outputted by an I/O adaptor 4, and for calculating a virtual storage address and a translation look-aside buffer(TLB) 8b for converting the virtual storage address into a physical address, and accessing is made through a host bus 3 to a main storage device 2.例文帳に追加

Ｉ／Ｏアダプタ４-1が出力したアドレスにオフセット値を加算し仮想記憶アドレスを計算するＡＤＴ８ｅと、その仮想記憶アドレスを物理アドレスへの変換するＴＬＢ８ｂを備え、３を介して主記憶装置２をアクセスする。 - 特許庁

A memory controller 200 inputs data and a first address from a bus 110, and decides a second address corresponding to the first address, and stores the data through a bus 120 as a memory interface bus in the second address of a buffer memory 400.例文帳に追加

メモリコントローラ２００は、バス１１０からデータ及び第一のアドレスを入力し、当該第一のアドレスに対応する第二のアドレスを決定し、メモリインタフェースバスとしてのバス１２０を介して当該データをバッファメモリ４００の第二のアドレスに格納する。 - 特許庁

Data quantity in a dual port memory 1 is detected with an address difference detecting part 60 and a buffer capacity monitoring part 61, and the malfunctions of a write address and a read address are detected by comparing the pieces of data quantity with an address control operation comparing part 7.例文帳に追加

デュアルポートメモリ１内のデータ量をアドレス差分検出部６０とバッファ容量監視部６１で検出し、これらのデータ量をアドレス制御動作比較部７で比較することにより書き込みアドレス、読み出しアドレスの誤動作を検出する。 - 特許庁

A buffer 6 (or buffer 7) for arrangement having a register which holds data for one address of a data memory 4 (or data memory 5) is interposed between the data memory 4 (or data memory 5) and a data path part 3.例文帳に追加

データメモリ４（または５）とデータパス部３の間に、データメモリ４（または５）の１アドレス分のデータを保持するレジスタを有する整置用バッファ６（または７）が介在する。 - 特許庁

A rendering processor 17 calculates the address of a frame buffer 18 in which the respective display data in the sprite buffer 16 should be written based on position data to be supplied from the outside.例文帳に追加

レンダリングプロセッサ１７は、スプライトバッファ１６内の各表示データを書き込むべきフレームバッファ１８のアドレスを外部から供給される位置データに基づいて算出する。 - 特許庁

The buffer section 21 consists of a buffer memory 11 having storage areas 1-4, a header detection section 12, a header storage section 13, and an address generating section 14.例文帳に追加

バッファ部２１は、記憶領域１〜記憶領域４を有するバッファメモリ１１、ヘッダ検出部１２、ヘッダ記憶部１３およびアドレス生成部１４から構成される。 - 特許庁

To provide a frame transfer method and apparatus in which even when any abnormality occurs in management of a shared buffer, an address space of the shared buffer can be effectively utilized without being reduced.例文帳に追加

共有バッファの管理において異常が発生しても、共有バッファのアドレス空間を縮小せずに有効に活用できるフレーム転送方法及び装置を提供する。 - 特許庁

Afterwards, when read access is performed from the CPU 101 to the address recorded and stored in the internal buffer, the data of the internal buffer are outputted to the CPU 101.例文帳に追加

その後、内部バッファが記録保持しているアドレスに対してＣＰＵ１０１からリードアクセスがあった場合は内部バッファのデータをＣＰＵ１０１に対して出力する。 - 特許庁

At the time of executing displacement qualification indirect address generation by using a circular buffer by modulo addressing, the sum of the value, displacement, of displacement and the value, of a register reg is compared with the leading address MOD-S and final address MOD-E of the circular buffer so that the modulo addressing can be executed.例文帳に追加

モジュロアドレッシングによりサーキュラバッファを用いてディスプレースメント修飾間接アドレス生成を実行するものにおいて、ディスプレースメントの値ｄｉｓｐｌａｃｅｍｅｎｔとレジスタの値ｒｅｇの和をサーキュラバッファの先頭アドレスＭＯＤ＿Ｓおよび最終アドレスＭＯＤ＿Ｅと比較することによってモジュロアドレッシングを行う。 - 特許庁

Moreover, an address of a channel buffer is controlled by a predetermined block unit, and the address of the channel buffer is controlled so that a multiplex processed block is not overwritten for a constant time by an packet row inputted at the next.例文帳に追加

さらに、チャンネルバッファのアドレスを、あらかじめ定めたブロック単位で制御し、かつ多重化処理済みのブロックを一定時間の間、次に入力されるパケット列で上書きされないようにチャンネルバッファのアドレスを制御する。 - 特許庁

A buffer control part 44 reads out echo data from the frame buffer 46 and outputs the same to a display image forming part 50 and a displacement hysteresis image forming part 48 according to a readout address calculated by a readout address generator 42.例文帳に追加

バッファ制御部４４は、読み出しアドレス発生器４２が算出する読み出しアドレスに従って、フレームバッファ４６からエコーデータを読み出して、表示画像形成部５０および変位履歴画像形成部４８に出力する。 - 特許庁

Also, the address information of the object data is stored in an EWB buffer 150 at the time of starting autonomous move-out by the processor, and when the address of BackEviction object data exists in the EWB buffer 150, cache ejection processing by BackEviction is stopped.例文帳に追加

また、プロセッサによる自律的ムーブアウトの開始時に対象データのアドレス情報をＥＷＢバッファ１５０に格納し、ＢａｃｋＥｖｉｃｔｉｏｎ対象のデータのアドレスがＥＷＢバッファ１５０に存在する場合はＢａｃｋＥｖｉｃｔｉｏｎによるキャッシュ排出処理を中止する。 - 特許庁

Then, on the basis of the output address of the synchronous data corresponding to the array having the highest adaptability, the buffer control unit 20 changes the output address of the information data stored in the information data buffer 23 and reads the information data.例文帳に追加

そして、バッファ制御部２０は、適合度が最も高い配列に対応する同期データの出力アドレスに基づいて、インフォメーションデータ用バッファ２３に格納されたインフォメーションデータの出力アドレスを変更し、インフォメーションデータを読み出す。 - 特許庁

To realize processing of updating an after-mentioned address one by one by simple circuit constitution when a high-order side buffer and a low- order side buffer allocated with the same address are accessed continuously.例文帳に追加

本発明は、同一アドレスの割り付けられる上位側バッファと下位側バッファとが連続的にアクセスされるときに、そのアドレスを１つずつ更新するときに、簡略な回路構成によりこの処理を実現することを目的とする。 - 特許庁

The means 120 also receives buffer state information from the data receiving parts 200 that currently perform multi-address receiving, separates the part 200 which can not buffer data any more from the multi-address group and separately transmits the data.例文帳に追加

また、送出制御手段１２０は同報受信中のデータ受信部２００からバッファ状態情報を受け取りデータを緩衝しきれなくなったデータ受信部２００を同報グループから分離して個別にデータを送信する。 - 特許庁

In the case of reverse reproduction, a buffer management section 110 supplies only data of a required frame for data decoding from the bit buffer 102 to a decoding section 105 on the basis of the head address of each frame stored in the address storage section 106.例文帳に追加

逆再生時には、バッファ管理部１１０が、前記アドレス保持部１０６に記憶された各フレームの先頭アドレスに基いて、データデコードに必要なフレームのデータのみをビットバッファ１０２からデコード部１０５に供給する。 - 特許庁

In the semiconductor memory device and its repair analyzing method, address data generated by the present test is stored in other one temporary buffer by storing selectively address data by a test using two temporary buffer 4 while one temporary buffer transmits address data generated by the previous test to a data buffer 5 and performs repair analysis, and a test and repair analysis can be performed simultaneously.例文帳に追加

半導体メモリ装置及びそのリペア解析方法では、テストにより発生したアドレスデータを二つの臨時バッファ４を用いて選択的に貯蔵することにより、一つの臨時バッファが以前のテストにより発生したアドレスデータをデータバッファ５に伝送しリペア解析（repair analysis）を行う間、他の一つの臨時バッファには現在のテストにより発生したアドレスデータを貯蔵し、テストとリペア解析を同時に行うことができる。 - 特許庁

First-in first-out means comprises a group of entries including an address part that stores an address given to a command buffer area storing each in the group of commands.例文帳に追加

先入れ先出し手段は、これらのコマンドの群のそれぞれが格納されているコマンドバッファの領域のアドレスを格納するアドレス部を含むエントリの群を備える。 - 特許庁

A column address signal RAD that is delayed by a delay circuit BDL in a column address buffer RAB changes in a period when the word line enable signal WLE is at an L level.例文帳に追加

行アドレスバッファＲＡＢ内の遅延回路ＢＤＬにより遅延された行アドレス信号ＲＡＤは、ワード線活性化信号ＷＬＥがＬレベルである期間に変化する。 - 特許庁

An address generation start indication output part 22a, when receiving the interrupt signal, outputs an address generation start indication for reading image data out of the frame buffer.例文帳に追加

アドレス生成開始指示出力部２２ａは、割り込み信号を受信した場合に、フレームバッファから画像データを読み出すためのアドレス生成開始指示を出力する。 - 特許庁

An address conversion section 140 determines the address of the motion vector buffer 200 of the reference motion vector corresponding to the structure of a macro block pair, to hold the reference motion vector.例文帳に追加

アドレス変換部１４０は、マクロブロックペアの構造に応じて、参照動きベクトルの動きベクトルバッファ２００のアドレスを決定し、その参照動きベクトルを保持させる。 - 特許庁

When data is written in the buffer memory 11, a memory region is selected from the address storage means 12 in a predetermined order and an address of unnecessary data is made reselectable.例文帳に追加

バッファメモリ１１にデータを書き込むときアドレス記憶手段１２から所定の順番でメモリ領域を選択し、不要となったデータのアドレスを再選択可能にする。 - 特許庁

The interrupt processing section 28 monitors a read address of the transmission buffer 27 by the transmitting part 26 and starts interrupt processing when the next read is an interrupt generation address.例文帳に追加

割込処理部２８は、送信部２６による送信バッファ２７の読み出しアドレスを監視し、次の読み出しが割込発生アドレスである場合に割込み処理を開始する。 - 特許庁

A test mode control circuit 32 switches signal lines L0, L1 based on the discrimination signal SGX, and inputs memory address signals A0, A1 to an address buffer/register and a bank selecting circuit 12.例文帳に追加

テストモード制御回路３２は、判定信号SGXに基づいて信号線L0、L1を切り替えてメモリアドレス信号A0、A1をアドレスバッファ／レジスタ＆バンクセレクト回路１２に入力させる。 - 特許庁

The super-ordinate address divided in a segment judging circuit 12 is transferred to a data buffer 1, for example, and stored in a page address storing region 1a as page data.例文帳に追加

セグメント判定回路１２において分割された上位アドレスが、例えばデータバッファ１に転送され、ページデータとしてページアドレス格納領域１ａに格納される。 - 特許庁

An adder 261 sums up a start-up address of the image buffer, an output from the multiplier 243 and an output from the remainder calculator 252, to be output as an address of an objective data.例文帳に追加

加算器２６１は、画像バッファの開始アドレスと、乗算器２４３の出力と、剰余算器２５２の出力とを加算して、目的データのアドレスとして出力する。 - 特許庁

An address book preparing part 6 registers codes related with the character strings in the buffer 7 by making the codes correspond to each item of a screen for address book preparation.例文帳に追加

住所録作成部６は、バッファ７内の文字列に係るコードを住所録作成用画面の各項目に対応付けて住所録データベース４に登録する。 - 特許庁

BUFFER MEMORY ADDRESS CONVERTER, SECTOR ADDRESS INFORMATION RELIABILITY JUDGING DEVICE, DEFECTIVE SECTOR JUDGING DEVICE, ECC BLOCK SYNCHRONIZATION DETECTOR, OPTICAL DISK REPRODUCER, MEDIUM AND INFORMATION AGGREGATE例文帳に追加

バッファメモリアドレス変換装置、セクタアドレス情報信頼性判定装置、欠陥セクタ判定装置、ＥＣＣブロック同期検出装置、光ディスク再生装置、媒体及び情報集合体 - 特許庁