「among shared memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

This shared error correction circuit (100) reduces the overhead of the memory by distributing the fixed number of ECC bits among two or more memory units (101) of a semiconductor memory.例文帳に追加

共有誤り訂正回路(100)は、半導体メモリの2つ以上のメモリユニット(101)間に一定数のECCビットを分配することによりメモリのオーバーヘッドを低減する。 - 特許庁

To provide a memory card socket shared among a plurality of kinds of memory cards and making a contact state a contact with a contact pad suitable for exhibiting performance of various memory cards when the memory cards are mounted.例文帳に追加

複数種類のメモリカードに共用でき、かつメモリカードの装着時におけるコンタクトとコンタクトパッドとの接触状態を各種のメモリカードの性能を発揮するのに適した状態とする。 - 特許庁

A control signal S4 switches connection among a DV coding section 102, an MPEG coding section 103 and a memory 106 so that the memory 106 is shared in common.例文帳に追加

制御信号Ｓ４により、ＤＶ符号化部１０２とＭＰＥＧ符号化部１０３とメモリ１０６との接続を切り替え、メモリ１０６の共用を図る。 - 特許庁

A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.例文帳に追加

物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁

To provide an information processing apparatus capable of updating management information stored in a nonvolatile memory by software, in a system in which the nonvolatile memory is shared among a plurality of masters.例文帳に追加

不揮発性メモリを複数のマスタで共有するシステムにおいて、不揮発性メモリに格納される管理情報をソフトウェアにより更新できる情報処理装置を実現する。 - 特許庁

To reduce memory for internal processing, in a signal processing apparatus enabling frequency region data to be shared among multiple channels.例文帳に追加

マルチチャンネルでチャンネル間で周波数領域データを共有することができる信号処理装置において内部処理用のメモリを削減する。 - 特許庁

An abnormality determining part of a shared memory system 1 determines whether abnormality occurs in any motherboard among a plurality of motherboards 10a to 10c.例文帳に追加

共有メモリシステム１の異常判定部は、複数あるマザーボード１０ａ〜１０ｃのうち、何れかのマザーボードで異常が発生したか否かを判定する。 - 特許庁

To prevent, in a memory device sharing system in which a plurality of memory devices are shared by processing devices and an administration device manages information on priority among the memory devices, the consistency of data from being disturbed by any state of inconsistency that may occur at the time of updating the information on priority among the processing devices.例文帳に追加

複数の記憶装置を各処理装置で共有し管理装置が記憶装置の優先順位情報を管理する記憶装置共用システムにおいて、各処理装置の優先順位情報更新時に不整合状態になった場合に、データの一貫性が崩れることを回避する。 - 特許庁

To provide a storage, or the like for further reducing a delay due to queuing in update processing and reference processing in a shared memory for sharing data among a plurality of systems.例文帳に追加

複数のシステムでデータを共用する共用メモリにおいて、更新処理と参照処理の待機による遅延をさらに低減した記憶装置等を提供すること。 - 特許庁

This communicating method allows a communication among processes 6a to 6c by a library 5 composed of a common memory (shared memory) 2, a FIFO file 3, and the processes 6a to 6c by using a history of transmission and reception messages corresponding to variable message length.例文帳に追加

共有メモリ（シェアドメモリ）２，ＦＩＦＯファイル３及びプロセス６ａ〜６ｃからなるライブラリ５によって、複数プロセス６ａ〜６ｃとの間でメッセージ可変長に対応した送受信データの履歴による通信を行う。 - 特許庁

To provide a packet-processing device, which conduct high-speed packet switching processing and can implement sharing of information inputted from different input lines among packets, without using a shared memory.例文帳に追加

高速なパケット交換処理を行い、異なる入力ラインから入力されたパケット間の情報共有を共有メモリを用いずに実現可能なパケット処理装置を提供する。 - 特許庁

In a comparator circuit 208, at the time of the hit judgement of a way when the processor of a certain section accesses a shared cache memory, only the way allocated beforehand corresponding to active signals outputted when the processor accesses the shared cache memory among the ways in a set specified at the time of access is the object of the hit judgement.例文帳に追加

比較回路２０８は、ある区画のプロセッサが共有キャッシュメモリにアクセス時のウェイのヒット判定時に、アクセス時に指定されたセットにおけるウェイのうちプロセッサが前記共有キャッシュメモリにアクセス時に出力されるアクティブ信号対応に予め割り当てたウェイのみをヒット判定の対象とする。 - 特許庁

In this information processor (10), save data shared among first-third applications are stored in a storing data memory 52 correspondingly to the first-third applications as first-third data Da-Dc.例文帳に追加

情報処理装置（１０）では、第１−第３アプリによって共用されるセーブデータが、保存用データメモリ５２に、第１−第３アプリに対応させて第１−第３データＤａ−Ｄｃとして記憶される。 - 特許庁

To provide a display device writing two or more asynchronous image data in a common memory shared among channels, which reduces a loss time at channel changeover so as to enhance the average frame rate.例文帳に追加

２つ以上の非同期の画像データを、各チャンネル間で共有された共有メモリに書き込む表示装置において、チャンネル切り換え時のロスタイムを短縮して、平均フレームレートを向上させる。 - 特許庁

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips.例文帳に追加

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。 - 特許庁

To efficiently utilize a storage device when simultaneously using a plurality of memory shared resources among plural applications and further plural image forming device in an image forming device having a combined function.例文帳に追加

複合機能を有する画像形成装置において、複数のメモリ共有資源を複数のアプリケーションで、さらに複数の画像形成装置間で同時に使用する場合に、記憶装置の効率的な利用を可能にすること。 - 特許庁

Consequently, when data specified with the same address are shared among a plurality of cache memories, the data can be made ineffective in the cache memory other than cache memory corresponding to the processor including the address in its responsible area, thereby the sharing rate of data can be lowered.例文帳に追加

それゆえに、複数キャッシュメモリ間において、同一アドレスで指定されるデータが共有されている場合には、該アドレスを自己の責任領域に含むプロセッサに対応のキャッシュメモリを除く他のキャッシュメモリにおいて該データを無効にできるから、データの共有率を低くできる。 - 特許庁

When a registration processing part 24 acquires a webpage on the Internet to be shared among a plurality of devices, the URL and update time of the webpage are registered in a Web update management table 36, and actual data are registered in a cache memory 40.例文帳に追加

登録処理部２４に、複数の装置で共有するインターネット上のウェブページを取得した際に、ウェブ更新管理テーブル３６にウェブページのＵＲＬと更新時刻を登録すると共に実データをキャッシュメモリ４０に登録する。 - 特許庁

For arbitrating the access to the shared memory device among a number of masters, each master outputs a request signal for access to be transmitted to an arbitrator simultaneously with an essentially necessary instruction such as a continuously generated auto-refresh instruction.例文帳に追加

多数のマスタの間で共有メモリ装置へのアクセスを仲裁するため、マスタは連続的に発生するオートリフレッシュ命令のような必須不可欠な命令と同時に仲裁器に伝送されるアクセスのための要請信号を出力する。 - 特許庁

The cache memory which includes respectively parted address areas and is shared among respectively parted entities includes a cache segregator which dynamically divides storage areas allocated to plural entities, without causing the entities to disturb one another.例文帳に追加

それぞれ分断されたアドレス領域を含み、別々に分断された複数のエンティティの間に共有されるキャッシュメモリは、各エンティティを相互に妨害させることなく複数のエンティティそれぞれにアロケートされた記憶領域を動的に分割するキャッシュセグレゲータを含む。 - 特許庁

To provide a disk array system capable of making a plurality of disk array controllers possible to be operated as one disk array controller, suppressing lowering of performance due to a copy processing of a shared memory part among the plurality of disk array controllers and presenting the performance in proportion to the number of controllers.例文帳に追加

複数台のディスクアレイ制御装置を１つのディスクアレイ制御装置として運用できるようにし、複数のディスクアレイ制御装置間での共有メモリ部のコピー処理による性能低下を抑え，台数に比例した性能を出せるディスクアレイシステムを提供する。 - 特許庁

Among three storage areas 21-23 which are in memory 20 statically shared by the three systems and are separately assigned to the three systems, a storage area assigned to the system in an abnormal state which is identified based on the reset request signal is to be reset.例文帳に追加

そして、３つのシステムで静的に共有されるメモリ２０は、３つのシステムのそれぞれに割り当てられた３つの記憶領域２１〜２３のうち、リセット要求信号に基づき識別される異常状態のシステムに割り当てられた記憶領域がリセットされる。 - 特許庁

When it is determined that abnormality occurs in any motherboard, a switch control part of the shared memory system 1 selects an access permission pattern in which a state NO corresponds to "15" among access permission patterns stored in a switch state table and holds the selected pattern and turns off all switches on the basis of the access permission pattern.例文帳に追加

何れかのマザーボードで異常が発生したと判定された場合に、共有メモリシステム１のスイッチ制御部は、スイッチ状態テーブルに格納されているアクセス許可パターンのうち、状態ＮＯが“１５”に対応するアクセス許可パターンを選択して保持するとともに、当該アクセス許可パターンに基づいて全てのスイッチをＯＦＦに切り替える。 - 特許庁

A gate electrode 4c of the read transistor RTr is shared among a plurality of memory cells MC arrayed in a predetermined direction, and the gate electrode 4c is parted into a plurality of gate electrodes 10 which have an element isolation structure 2 being a stress relaxing structure for relaxing stress acting on an annular active region 3a and each have a gate length of ≤100 μm.例文帳に追加

リードトランジスタＲＴｒのゲート電極４ｃは、所定方向に並ぶ複数のメモリセルＭＣに共有されており、ゲート電極４ｃは、素子分離構造２が環状の活性領域３ａに及ぼす応力を緩和する応力緩和構造であって、各々ゲート長が１００μｍ以下である複数のゲート電極１０に分断されている。 - 特許庁

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.例文帳に追加

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁