「arithmetic sum」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DIFFERENTIAL MULTIPLICATION CIRCUIT AND SUM OF PRODUCTS ARITHMETIC CIRCUIT例文帳に追加

差動乗算回路及び積和演算回路 - 特許庁

SIMD PRODUCT SUM OPERATION METHOD, SUM OF PRODUCT SUM ARITHMETIC CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

ＳＩＭＤ積和演算方法、積和演算回路、および、半導体集積回路装置 - 特許庁

METHOD AND DEVICE FOR EXECUTING SUM AND COMPARISON ARITHMETIC OPERATION例文帳に追加

和・比較演算を実行するための方法および装置 - 特許庁

The product sum arithmetic circuit 85 conducts a product sum arithmetic operation based on the prediction coefficient and the prediction tap to decode an image.例文帳に追加

積和演算回路８５は、予測係数と予測タップに基づいて積和演算を行い、画像を復号する。 - 特許庁

The high-speed arithmetic- operation can be performed by integer product sum and bit shift.例文帳に追加

整数積和とビットシフトで高速演算を可能にする。 - 特許庁

A product sum arithmetic section 91 applies product sum arithmetic operation to signals from a null detection section 8 for a plurality of periods to detect a null symbol.例文帳に追加

積和演算部９１はヌル検波部８からの信号を複数周期分について積和演算し、ヌルシンボルを検出する。 - 特許庁

To calculate the total sum of a plurality of arithmetic operation results at high speed.例文帳に追加

複数個の算術演算結果の総和を高速に算出する。 - 特許庁

The floating point sum of product arithmetic unit 1050 executes a sum of product arithmetic operation by using the coefficient data, and calculates the value of the optional mathematical function by the Taylor series arithmetic operation.例文帳に追加

浮動小数点積和演算器１０５０は、該係数データを用いて積和演算を実行し、任意の数学関数の値をテーラー級数演算により求める。 - 特許庁

To simplify configurations of a product arithmetic unit and a product sum arithmetic unit and to reduce occupied areas of the product arithmetic unit and the product sum arithmetic unit in the area of the whole circuit including these units.例文帳に追加

積演算装置及び積和演算装置における構成を簡素化し、これらの装置を含む回路全体の面積に対する積演算装置及び積和演算装置の占有面積を小さくする。 - 特許庁

A first total sum arithmetic circuit 12 totalizes the bit data configuring the data block 21 to calculate a total sum.例文帳に追加

第１総和演算回路１２は、データブロック２１を構成するビットデータを合計して総和を算出する。 - 特許庁

Further, a check sum comparison section 24 compares check sum data from a check sum arithmetic section 23 with check sum data in the external memory 5 and outputs an err_sum signal to the CPU for a discrepancy.例文帳に追加

また、チェックサム比較部２４は外部メモリ５のチェックサムデータとチェックサム演算部２３からのチェックサムデータを比較し、不一致の場合、err_sum信号をＣＰＵに出力する。 - 特許庁

To realize an arithmetic operation unit having sufficient arithmetic operation accuracy on a floating point number product sum arithmetic operation by an addition of a few circuit scale.例文帳に追加

浮動小数点数積和演算について十分な演算精度を有する演算装置を少ない回路規模の増加で実現する。 - 特許庁

PRODUCT ARITHMETIC UNIT INCLUDING RESISTANCE CHANGE TYPE VARIABLE RESISTOR ELEMENT, PRODUCT SUM ARITHMETIC UNIT, NEURAL NETWORK PROVIDING EACH NEURON ELEMENT WITH THESE ARITHMETIC UNITS, AND PRODUCT ARITHMETIC METHOD例文帳に追加

抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 - 特許庁

At the same time, check sum of the user information portion of the ATM cell is calculated by a check sum arithmetic circuit 25, and the result of the calculation is held in an arithmetic result holding circuit 26.例文帳に追加

同時にＡＴＭセルのユーザ情報部分のチェックサムをチェックサム演算回路２５で計算し、計算結果を演算結果保持回路２６で保持する。 - 特許庁

To efficiently execute the sum of product arithmetic operation of a data column with double precision data column and a data column with single precision in addition to the dual sum of product arithmetic operation of the mutual data columns with single precision.例文帳に追加

単精度のデータ列どうしのデュアル積和演算に加えて、倍精度のデータ列と単精度のデータ列との積和演算を効率良く実行する。 - 特許庁

To perform a floating point product sum arithmetic operation based on IEEE754 specifications.例文帳に追加

ＩＥＥＥ７５４Ｒ規格に準拠した浮動小数点積和演算を行う。 - 特許庁

As for total signals, the calculation of SUM=Ginpd×(A+B+C+D) is performed by a SUM arithmetic circuit 63.例文帳に追加

総和信号はＳＵＭ演算回路６３によって、ＳＵＭ＝Ｇｉｎｐｄ×（Ａ＋Ｂ＋Ｃ＋Ｄ）の演算が行われる。 - 特許庁

A second total sum arithmetic circuit 14 sums shift values outputted from the first shifter 13 to calculate the total sum.例文帳に追加

第２総和演算回路１４は、第１シフタ１３から出力された各シフト値を合計して総和を算出する。 - 特許庁

An adder 10 finds the sum of the arithmetic result c2 of the square computing element 7 and the arithmetic result d2 of the square computing element 8.例文帳に追加

加算器１０は、自乗演算器７の演算結果ｃ^2と、自乗演算器８の演算結果ｄ^2の和を求める。 - 特許庁

To simplify a circuit configuration by enhancing an arithmetic efficiency of a product sum arithmetic operation without increasing the capacity of a delay memory.例文帳に追加

遅延メモリの容量が増加することなく積和演算の演算効率を向上させて回路構成を簡略化する。 - 特許庁

An adder 9 finds the sum of the arithmetic result a2 of the square computing element 5 and the arithmetic result b2 of the square computing element 6.例文帳に追加

加算器９は、自乗演算器５の演算結果ａ^2と、自乗演算器６の演算結果ｂ^2の和を求める。 - 特許庁

Thus, no sum of product arithmetic operation is applied to interpolated 0-value samples.例文帳に追加

これにより，補完された０値サンプルについては積和演算を実行しないようにする。 - 特許庁

A 2nd sum arithmetic element 703 calculates the sum of outputs from an upper microphone MIC A, a lower microphone MIC B and a middle microphone MIC 0 and a 1st integral element 704 integrates the sum.例文帳に追加

上下及び中央マイクＭＩＣＡ、ＭＩＣＢ及びＭＩＣ０の和を第２の和演算要素７０３で演算し、第１の積分要素７０４で積分する。 - 特許庁

A difference/sum arithmetic circuit 109 detects a difference and a sum of the respective output signals of the left-hand and right-hand analog circuits 107 and 108.例文帳に追加

差／和演算回路１０９は、左手及び右手アナログ回路１０７、１０８の各出力信号の差及び和を検出する。 - 特許庁

Then, when the discount sum as the arithmetic result becomes a negligible small sum, for example, "zero" by rounding it off by a decimal point or less, the initially set purchase desired sum is defined as a purchase sum including a tax.例文帳に追加

次いで、この演算結果の値引き額が無視可能な小額以下、例えば小数点以下で四捨五入して「ゼロ」の金額となった際に、最初に設定した購入希望金額を税込みの購入金額とする。 - 特許庁

A maximum correlation power sum relative time arithmetic means 1 receives contents of a correlation power table, calculates a maximum correlation power sum relative time TM and provides an output of the arithmetic result to a maximum correlation power sum relative time storage section 21 as the maximum correlation power sum relative time TM.例文帳に追加

最大相関電力和相対時間演算手段１は相関電力値テーブル１１の内容を入力して最大相関電力和相対時間ＴMを演算し、その演算結果を最大相関電力和相対時間ＴMとして最大相関電力和相対時間保持部２１に出力する。 - 特許庁

The measurement and arithmetic are performed with i=1, 2, 3, and the b-factor is determined from the sum of b_1, b_2 and b_3 (111).例文帳に追加

上記計測および演算を、i＝1、2、3について行い、b1、b2、b3の和からb-factorが得られる（１１１）。 - 特許庁

Afterward, the accuracy arithmetic part 60 calculates the total sum of complicatedness for each new selection data.例文帳に追加

その後、確度演算部６０は、新たな選択データセットごとに乱雑度の総和を算出する。 - 特許庁

Detection values Gx, Gy and Gz of acceleration from three-axial acceleration sensors 11 to 13 are respectively squared, and a sum of squares G^2 being the sum of those detection values is calculated by a sum of square arithmetic part 21.例文帳に追加

３軸加速度センサ１１〜１３からの加速度の検出値Ｇｘ、Ｇｙ、Ｇｚをそれぞれ二乗してこれらの和である二乗和Ｇ^２ を二乗和演算部２１で算出する。 - 特許庁

Then, when the discount sum of the arithmetic result exceeds a predetermined value, the discount sum is defined as the next purchase desired sum, and the next price excluding tax is calculated from this, and the next discount sum is calculated from the price excluding tax, and defined as the next purchase desired sum, and such procedures are repeated.例文帳に追加

次いで、この演算結果の値引き額が所定値を越える場合にはこの値引き額を次の購入希望金額とし、これから次の税抜き価格を、更にこれから次の値引き額を演算して次の購入希望金額とする手順を繰り返す。 - 特許庁

An address to be imparted to a waveform storage device 40 is computed by receiving a parameter PA for address arithmetic from the DSP 20 including a product sum arithmetic circuit.例文帳に追加

積和演算回路を含むＤＳＰ２０からのアドレス演算用パラメータＰＡを受けて、波形記憶装置４０に与えるアドレスを演算する。 - 特許庁

To provide an arithmetic circuit, an arithmetic unit and a semiconductor arithmetic circuit in simple configuration suitable therefor with which the absolute value of a difference and the sum can be operated by high speed analog operation.例文帳に追加

高速なアナログ演算で差分の絶対値及びその和が演算できる演算回路と演算装置、及びそれに適した簡単な構成の半導体演算回路の実現。 - 特許庁

A total sum arithmetic operating section 15 uses the differential of the luminance values between the pixels, supplied from the differential arithmetic operating section 14, in the predetermined adjustment amount to arithmetically operate a total sum for all the pixels for the differential of the luminance values.例文帳に追加

総和演算部１５は、差分演算部１４から供給される、所定の調整量における各画素の輝度値の差分を用いて、輝度値の差分の全画素についての総和を演算する。 - 特許庁

A reconfigurable arithmetic part 3 is provided with at least one arithmetic part among a product sum arithmetic part and a rearrangement part and a pattern matching/character exchanging part and a logical arithmetic part, and a logical path going from the input to output of the arithmetic part is configured so as to be selectable.例文帳に追加

再構成可能演算部３は、積和演算部と並べ替え部とパターンマッチ／換字部と論理演算部のうち少なくとも一つの演算部を有し、かつ、その演算部における入力から出力に至る論理経路が選択可能に構成されている。 - 特許庁

The prediction tap extract circuit 81 extracts a prediction tap and outputs it to the product sum arithmetic circuit 85.例文帳に追加

予測タップ抽出回路８１は、予測タップを抽出し、積和演算回路８５に出力する。 - 特許庁

A product sum arithmetic part 19 generates an output picture based on data of the prediction tap and a prediction coefficient.例文帳に追加

積和演算部１９は、予測タップのデータと、予測係数とに基づいて出力画像を生成する。 - 特許庁

The integrated arithmetic circuit starts an arithmetic operation to acquire the sum value of instruction to be executed in sections A to C of an instruction flow according to a control signal c1.例文帳に追加

積算演算回路は、制御信号ｃ１に従って、命令フローの区間Ａ〜Ｃで実行される命令のサム値を得る演算を開始する。 - 特許庁

To provide an arithmetic unit capable of sufficiently utilizing the resources of the unit itself and quickly executing arithmetic processing as to an arithmetic unit capable of executing both of product sum processing and dual multiplication processing.例文帳に追加

積和演算処理と、デュアル乗算処理とを実行可能な演算装置において、装置資源の十分な活用を図り、かつ演算処理を迅速に行い得る演算装置を提供する。 - 特許庁

This matrix arithmetic unit constituted of hardware is provided with product-sum operation parts (101, 102, 103, 105, 106, 107, 108, 109, 110) and a linear operation part for performing a prescribed linear operation for a result of a product-sum operation.例文帳に追加

ハードウエアで構成された行列演算装置は、積和演算部（１０１，１０２，１０３，１０５，１０６，１０７，１０８，１０９，１１０）と、積和演算の結果について所定の線形演算を施す線形演算部とを有する。 - 特許庁

To obtain a compact and high-speed dynamically reconfigurable product-sum arithmetic unit coping with a change of the number of pieces of input data, and also coping with processing of various product-sum operation systems.例文帳に追加

小型で高速かつ入力データ数の変更に対応でき、様々な積和演算系の処理にも対応可能な動的再構成可能な積和演算装置を得る。 - 特許庁

The second shifter 15 applies bit-shift to the total sum of the shift values outputted from the second total sum arithmetic circuit 14 in the direction of the least significant bit by n times and outputs the result as an average value.例文帳に追加

第２シフタ１５は、第２総和演算回路１４から出力されたシフト値の総和を下位桁方向にｎ回ビットシフトして、平均値として出力する。 - 特許庁

Then a comparator 150 extracts an output value more than a prescribed threshold from the product sum arithmetic value by the arithmetic processing section 130.例文帳に追加

そして、比較コンパレータ１５０では、この演算処理部１３０による積和演算値から比較コンパレータ１５０により所定しきい値以上の出力値を抽出する。 - 特許庁

A storage means 67 sequentially stores data obtained as a result of the arithmetic operation by the sum difference means 66 to a prescribed area.例文帳に追加

格納手段６７は、和差演算手段６６の演算の結果得られたデータを所定の領域に逐次格納する。 - 特許庁

The arithmetic processing part 9 is equipped with an electric energy calculating means 21, a money sum calculating means 22 and a totaling means 23.例文帳に追加

演算処理部９は、電力量算出手段２１と、金額算出手段２２と、累計手段２３とを備える。 - 特許庁

To reduce an arithmetic quantity for obtaining a sum of difference absolute values while suppressing influence on an image to the utmost.例文帳に追加

本発明は、画像に与える影響を極力抑制しつつ、差分絶対値和の演算量を低減することができる。 - 特許庁