「array design」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a method for estimating a contact defect position where electric connection between solder balls of an integrated circuit device and a metallic foil of a printed board is different from design in a ball grid array (BGA) type integrated circuit device mounted on the printed board by using solder.例文帳に追加

プリント基板上にはんだを用いて実装されたＢＧＡ（ボール・グリッド・アレイ）タイプの集積回路デバイスが、集積回路デバイスのはんだボールとプリント基板の金属箔との間で設計通りの電気的な接続をしていない接触不良箇所を推定する方法を提供する。 - 特許庁

To provide a method of preparing an ornamental material array pattern diagram, etc., capable of quickly and very easily selecting an optimum ornamental material from among ornamental materials on hand without needing to be skillful even in the case of reproducing a design, etc., using complicated and many kinds of ornamental materials.例文帳に追加

複雑かつ多種類の装飾材を用いる絵柄等を再現する場合でも、熟練を要することなく手持ちの装飾材の中からより最適な装飾材を迅速かつ極めて容易に選択できる装飾材配列パターン図の作製方法等を提供する。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁

To provide a diffraction grating array having a blazed diffraction grating pattern in which the real from the false is easily told without using a particular device of verification, a higher effect of preventing a forging is realized, the visibility of the blazed diffraction grating pattern is improved and the freedom of design is expanded.例文帳に追加

本発明は、特に検証装置等を用いなくても容易に真贋の判定が可能であり、より一層高度な偽造防止効果を発現すると共に、ブレーズド回折格子パターンの視認性の向上、ならびにデザインの自由度の拡大を可能とするブレーズド回折格子パターンを有する回折格子アレイの提供を目的とする。 - 特許庁

This antibody design system predicts the complex structure data of the epitope structure of the epitope site of antibody and the CDR structure of the CDR site of antibody coupled to antigen, and calculates affinity between the epitope structure and the CDR structure as for the predicted complex structure data, and evaluates the calculated affinity, and performs the mutation of a portion of the array of the CDR site.例文帳に追加

抗原のエピトープ部位のエピトープ構造と、当該抗原に結合する抗体のＣＤＲ部位のＣＤＲ構造の複合体構造データを予測し、予測された複合体構造データについて、エピトープ構造とＣＤＲ構造との間のアフィニティを計算し、計算されたアフィニティを評価し、ＣＤＲ部位の配列の一部についてミューテーションを行う。 - 特許庁

To provide a mold BGA(ball grid array) which can correspond to multi-pin design by high integration of a semiconductor element, prevent a bonding wire from being exposed to a sealing resin surface, connect a bonding pad of a semiconductor element and a lead of a lead frame to intersect, and seal an entirety of a semiconductor element with sealing resin even if a TAB tape is used.例文帳に追加

半導体素子の高集積化による多ピン化に対応でき、ボンディングワイヤが封止樹脂表面に露出することを防止でき、半導体素子のボンディングパッドとリードフレームのリードとを交差して接続することが出来、ＴＡＢテープを用いても半導体素子の全面を封止樹脂で封止したモールドＢＧＡを提供する。 - 特許庁

Page size of write and read-out can be selected freely by inputting a command from the outside by a user using an element having a plurality of standard sub-cell-array, or by adding few processes in a stage of shipping, in system design, the maximum system performance can be achieved by optimizing units of write, read-out, and erasure in accordance with use.例文帳に追加

複数の標準的なサブセルアレイを有する素子を用いて、ユーザが外部からコマンドを入力することにより、又は出荷の段階で僅かな工程を加えることにより、書き込み、読み出しのページサイズを自由に選択することができるようにし、システム設計において、書き込み、読み出し、消去の単位を用途に応じて最適化することにより、最高のシステム性能を達成することができる。 - 特許庁

To provide a field programmable gate array (FPGA) capable of analyzing whether an instable state caused by a different timing in synthesis and mapping depends on a design error or mapping when evaluating an FPGA that does not comprise a spare cell for circuit correction.例文帳に追加

本発明はそれぞれ設定データにより内部機能が決まる複数のセル・ロジック・アレイ・ブロック（ＣＬＡＢ）が各ＣＬＡＢ間の信号の接続を切り替えるスイッチにより接続されたフィールド・プログラマブル・ゲート・アレイに関し，フィールド・プログラマブル・ゲート・アレイについて評価を行う時に，合成及びマッピングの度にタイミングが異なることによる不安定な状態が設計ミスなのかマッピングによるものかを解析することができることを目的とする。 - 特許庁