「bits y」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The embedding arithmetic section 162 generates a code Y, on the basis of MSB side 4 bits of a VQ code from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient E, and supplies the code Y to a composite section 60.例文帳に追加

埋込み演算部１６２は、VQコード決定部５５からのVQコードのMSB側４ビットと予備係数Eの４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁

The embedding arithmetic section 57 generates a code Y, on the basis of MSB side 4 bits of a VQ code supplied from a VQ-code decision section 55 and information in 4 bits comprising the preliminary coefficient D, and supplies the code Y to a composite section 60.例文帳に追加

埋込み演算部５７は、VQコード決定部５５より供給されたVQコードのMSB側４ビットと予備係数Dからなる４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁

In detecting second or later coordinates of both X-coordinate and Y- coordinate, 12 bits of the command and downward 5 bits of the coordinates are transmitted.例文帳に追加

２回目以降の座標の検出に際しては、Ｘ座標及びＹ座標共に、コマンドの１２ビットと座標の下位５ビットを転送している。 - 特許庁

In a MPEG video system, video data Y, Cb, Cr, and Cr are 8 bits per pixel and low-order 2 bits are not used.例文帳に追加

ＭＰＥＧ映像システムでは、映像データＹ，Ｃｂ，Ｃｒは１ピクセルあたり８ビットであり、下位２ビットは未使用である。 - 特許庁

A memory cell array 102 has data cells for x bits and redundant cells for y bits for every word.例文帳に追加

メモリセルアレイ１０２はワードごとにｘビット分のデータセルとｙビット分の冗長セルとを有している。 - 特許庁

A numeric value Ytk is generated from the six lowest bits of the Y-coordinate Yt of a macro-block to be encoded.例文帳に追加

符号化対象マクロブロックのＹ座標Ｙｔの下位６ビットから数値Ｙｔｋを生成する。 - 特許庁

To decrease the size and cost of a PDP device by decreasing the number of Y bits.例文帳に追加

ＰＤＰ装置において、Ｙビット数を削減して装置のサイズ及びコストを小さくする。 - 特許庁

A booth encoding part 20 divides a multiplier Y constituted of a plurality of bits by every two bits, and booth-encodes any value of 0, 1, 2, and 3 of the divided 2 bits into any of -2, -1, 0, 1 and 2.例文帳に追加

ブース符号化部２０は、複数ビットからなる乗数Ｙを２ビット毎に分割し、分割した２ビットが取る０、１、２、３のいずれかの値に対応して−２、−１、０、１、２のいずれかにブース符号化する。 - 特許庁

A bit change part 135 changes "0" bits which are sandwiched between "1" bits and are not larger than a designated number to "1" bits in both an X direction and a Y direction about the entire bitmap.例文帳に追加

ビット変更部１３５は、ビットマップ全体に対して、Ｘ方向とＹ方向のそれぞれについて、「１」のビット間に挟まれる指定数以下の「０」のビットを「１」のビットに変更する。 - 特許庁

In an index part of the calculation result r, a fixed value to define the result in a specified range is outputted to its high-order bits and an inversion result of low-order bits of a mantissa part of a floating point multiplication result y is outputted to its low-order bits.例文帳に追加

計算結果ｒの指数部は、その上位ビットには結果を特定の範囲にするための固定値を出力し、その下位ビットには、浮動小数点乗算結果ｙの仮数部の下位ビットの反転結果を出力する。 - 特許庁

The scale factor is multiplied with the demodulation symbols, the value of demodulation symbols in excess of the soft decision maximum value is regarded as a soft decision maximum value and (N-M) bits among N bits of the demodulation symbols are rounded down to obtain an output symbol (y) in M bits.例文帳に追加

復調シンボルにスケール因子を乗算し、軟判定最大値を超える復調シンボルの値は軟判定最大値とみなし、復調シンボルのNビットのうちのN-Mビットを切り捨てることによって、Mビットの出力シンボル（y）を求める。 - 特許庁

In a mantissa part of the calculation result r, low-order-bits of the mantissa part of the floating point multiplication result y are outputted to its high-order bits and high-order bits of the mantissa part of the floating point multiplication result are outputted to its low-order bits by shifting them to right.例文帳に追加

計算結果ｒの仮数部は、その上位ビットには浮動小数点乗算結果ｙの仮数部の下位ビットを出力し、その下位ビットには該浮動小数点乗算結果の仮数部の上位ビットを右にシフトして出力する。 - 特許庁

Each operation unit 7 has y (y=n/n1) operation modules 9-1 to 9-y having the operation accuracy of n1 bits and plural cascade connection terminals for mutually connecting y operation modules.例文帳に追加

ｘ個の演算ユニットの各々は、それぞれ演算精度がｎ１ビットのｙ個（ｙ＝ｎ／ｎ１）の演算モジュールと、そのｙ個の演算モジュール同士の複数のカスケード接続端子とを有する。 - 特許庁

Let a size of the postal card being the original be x-dots in the main scanning direction and y-dots in the subscanning direction, then the input image memory area is xy (bits).例文帳に追加

原稿の官製ハガキのサイズを主走査方向xdot、副走査方向ydotとすると、入力画像メモリ領域はxy(bit)である。 - 特許庁

A selector 15 for adjusting the gain and a multiplier 16 are located inside the filter and when the number of input bits to the filter is selected as X, the number of FF inside the filter becomes X×n bits so that the number of FF can be reduced for Y×n bits.例文帳に追加

ゲインを調整するセレクタ１５と乗算器１６をフィルタ内部に配置し、フィルタ入力ビット数をＸとすることにより、フィルタ内のＦＦ数はＸ×ｎビットとなり、Ｙ×ｎビット分削減されたことになる。 - 特許庁

In detecting initial coordinates of both X-coordinate and Y- coordinate with the touch panel 11, 12 bits of a command and full 12 bits of the coordinates are transmitted from A/D converter 12 to a host calculating part 17.例文帳に追加

タッチパネル１１による初回の座標の検出に際しては、Ｘ座標及びＹ座標共に、コマンドの１２ビットと座標の全１２ビットをＡ／Ｄ変換器１２からホスト演算部１７へと転送する。 - 特許庁

Audio signals of respective series are divided by an X input voice word division part 18-1 and a Y input voice word division part 18-2 into subwords of (p) bits specified within the prescribed number of bits.例文帳に追加

各系統の音声信号をＸ入力音声ワード分割部１８−１及びＹ入力音声ワード分割部１８−２にて規定ビット数内で特定したｐビットの複数サブワードに分割する。 - 特許庁

The client device performs evaluation specified by the distortion circuit information by using information corresponding to a combination of distortion input bits y(p(L)) obtained from the confidential information for a client.例文帳に追加

クライアント装置は、クライアント用秘匿情報から得られる歪曲入力ビットy(p(L))からなる組み合わせに対応する情報を用いて歪曲回路情報で特定される計算を行う。 - 特許庁

With regard to values of U and values of Y corresponding to pixels in said frames, U and V processing parts 33 and 35 sequentially create processing values of U and Y by discarding low-order 3 bits.例文帳に追加

Ｕ、Ｖ処理部３３，３５は、その各フレーム中の各画素に対応するＵの値及びＶの値について、下位３ビットを切り捨ててＵ、Ｖの処理値を順次作成する。 - 特許庁

Specifically, operations of equation 24 as shown are performed with X(Re), X(Im), Y(Re), Y(Im), Z(Re) and Z(Im) given in strings of bits a-f, respectively.例文帳に追加

Ｘ（Ｒｅ）をビットａ列、Ｘ（Ｉｍ）をビットｂ列、Ｙ（Ｒｅ）をビットｃ列、Ｙ（Ｉｍ）をビットｄ列、Ｚ（Ｒｅ）をビットｅ列、Ｚ（Ｉｍ）をビットｆ列で与え、図示の式に基づく演算を行う。 - 特許庁

The table describing candidates for values of (i) satisfying y g^-i=G^i is created when defining (a) bit string of lower rank 2 bits of y g^-1 as (a), and using (a) as an address.例文帳に追加

ｙ・ｇ^−ｉの下位２ビットのビット列をａとし、ａをアドレスとして ｙ・ｇ^−ｉ＝Ｇ^ｉ を充たすｉの値の候補を記述したテーブルを作成する。 - 特許庁

Thus, an error of one bit can be corrected in the high-order 4 bits of the Y signal having a large influence, and while utilizing effectively an unused low-order bit, the Y signal can be protected from an error.例文帳に追加

このようにすることで、影響の大きいＹ信号の上位４ビットに対する１ビットの誤り訂正が可能となり、使用していない下位ビットを有効に活用しながらＹ信号のエラー保護が実現される。 - 特許庁

With regard to values of Y corresponding to pixels in frames of motion picture data imparted via a memory 23, a Y processing part 31 of an arithmetic processing section 25 sequentially creates processing values of Y by discarding low-order (8-N) bits (N is a number of 6, 7 or 8).例文帳に追加

演算処理部２５のＹ処理部３１は、メモリ２３を介して与えられる動画像データの各フレーム中の各画素に対応するＹの値について、下位（８−Ｎ）ビット（なお、Ｎは６、７又は８の数）を切り捨ててＹの処理値を順次作成する。 - 特許庁

The control part 20 makes each bit of the bit map data correspond to one of the groups, and controls the sub-pixels included in the one of the groups based on the information on the peripheral bits of the bits D(x, y) made to correspond to the one of the groups, and thereby displays the graphic on the display device 3.例文帳に追加

制御部２０は、ビットマップデータのそれぞれのビットをグループの１つに対応付け、グループの１つに対応付けられたビットＤ（ｘ，ｙ）の周辺のビットの情報に基づいてそのグループに含まれるサブピクセルを制御することにより、図形を表示デバイス３に表示する。 - 特許庁

A shift saturation unit 16 reads out the operation result stored in the word form from the P register 15 and shits it by an arbitrary number of bits and performs saturation processing by an arbitrary number of bits and stores the result in a Y register 17 as sub-words.例文帳に追加

シフト飽和ユニット１６は、ワード形式で格納された演算結果をＰレジスタ１５から読み出し、任意のビット数シフト演算をした後任意のビット数で飽和処理をして、その結果をサーブワードとしてＹレジスタ１７に格納する。 - 特許庁

By inputting the x address signal 105, a y address signal 110, an X size signal 101, and the Y size signal 106 to an address synthesis section 20, and combining data bits of all address signals in accordance with a dither matrix size, a dither matrix address 111 is generated.例文帳に追加

ｘアドレス信号１０５、ｙアドレス信号１１０、Ｘサイズ信号１０１、Ｙサイズ信号１０６は、アドレス合成部２０に入力して、ディザマトリクスサイズに応じて各アドレス信号のデータｂｉｔを結合して、ディザマトリクスアドレス１１１を生成する。 - 特許庁

An arithmetic part 4 corrects the corrected output value H by using the correction coefficient (k) and shifts the bits of the correction result by the bit shift quantity F to find an output value Y.例文帳に追加

演算部４は、補正係数ｋを用いて修正出力値Ｈを補正すると共に、その補正結果をビットシフト量Ｆ分ビットシフトして出力値Ｙを求める。 - 特許庁

The encoder predicts the generated amount of bits y based on the amount of bins x to control the rate using a prediction function that the dimension changes around a threshold with increase of the amount of bins.例文帳に追加

本発明は、ｂｉｎ量の増大によりしきい値を境にして次数が変化する予測関数を用いて、ｂｉｎ量ｘから発生ビット量ｙを予測してレート制御する。 - 特許庁

If there is an instruction to read the data in the virtual area Y, the data Ya, Yb, Yc and Yd (a total of 32 bits) for the lowest 8-bits of the respective words shown by the in-bank addresses in the respective memory banks are read simultaneously.例文帳に追加

仮想領域Ｙにおいてデータの読出しが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位８ビットのデータＹａ、Ｙｂ、ＹｃおよびＹｄ（計３２ビット）が同時に読み出される。 - 特許庁

Alternatively, total number of noise bits (noise bit number) included with the noise is detected instead of the noise number, and the noise bit number is compared with an upper limit noise bit number y to switch the received frequency number.例文帳に追加

尚、ノイズ数ではなく、ノイズが含まれるビットの総数（ノイズビット数）を検出し、ノイズビット数と所定の上限ノイズビット数ｙとを比較して受信周波数を切り換えても良い。 - 特許庁

Moreover, this device is provided with an arithmetic unit 3 for calculating the rotator by calculating the basic rotator data according to the fourth address of upper n bits of the bit string y.例文帳に追加

更に、ビット列ｙの上位ｎビットの第４のアドレスに応じて基本回転子データを演算して回転子を算出する演算装置３が設けられている。 - 特許庁

YUV422 (B conversion) is selected as the YUV format conversion of A or B if the information on the discrepancy between the color difference is smaller than the threshold and the conversion (A conversion) obtained by cutting off the lower rank bits of Y, U, V of each element is selected if the information is greater.例文帳に追加

Ａ又はＢのＹＵＶフォーマットの選択は、色差差異情報が閾値と比べ小の場合はＹＵＶ４２２（Ｂ変換）とし、大の場合は各画素のＹ，Ｕ，Ｖの下位ビットを削減したもの（Ａ変換）とする。 - 特許庁

In the case of writing processing to the specific word, the defective bit replacement processing circuit 104 converts the WRITE DATA for x bits into the RAW WRITE DATA for x+y bits to be written in the data cells and the redundant cells using the FAIL DATA to be written in the memory cell array 102.例文帳に追加

指定ワードへの書き込み処理であれば、不良ビット代替処理回路１０４は、ＦＡＩＬ ＤＡＴＡを用いて、ｘビット分のＷＲＩＴＥ ＤＡＴＡをデータセルと冗長セルに書き込むｘ＋ｙビットのＲＡＷ ＷＲＩＴＥ ＤＡＴＡに変換し、メモリセルアレイ１０２に書き込む。 - 特許庁

In the case of read-out processing of a specific word, a defective bit replacement processing circuit 104 outputs READ DATA for x bits except data on the defective cells from RAW READ DATA for x+y bits of the specific word in the memory cell array 102 based on FAIL DATA which is position information of the defective cells of the specific word in the position information storage part 103.例文帳に追加

指定ワードの読み出し処理の場合、不良ビット代替回路１０４は、位置情報記憶部１０３内の指定ワードの不良セルの位置情報であるＦＡＩＬ ＤＡＴＡに基づいて、メモリセルアレイ１０２内の指定ワードのｘ＋ｙビット分のＲＡＷ ＲＥＡＤ ＤＡＴＡから不良セルのデータを除いたｘビット分のＲＥＡＤ ＤＡＴＡを出力する。 - 特許庁

The pseudo gray scale processing circuit 3 includes an output pseudo gray scale data calculation part which generates the output pseudo gray scale data y on the basis of carry data CRY which are the carry bits being the sum of the lower bit data uL which are the lower bits (n-m) of the input gray scale data u and state variable data x, and input gray scale data u.例文帳に追加

疑似中間調処理回路３は、入力階調データｕの下位の（ｎ−ｍ）ビットである下位ビットデータｕ^Ｌと状態変数データｘとの和のキャリービットであるキャリーデータＣＲＹと、入力階調データｕとに基づいて、出力疑似階調データｙを生成する出力疑似階調データ算出部とを含む。 - 特許庁

The second conversion unit 12 performs fast Fourier transform (fast Hadamard transform) to the input signal x_n without performing saturation processing in some butterfly operations while the number of bits is limited for conversion to a plurality of signals y'_k in the frequency region.例文帳に追加

第２変換部１２により入力信号ｘ_nに対して、ビット数を制限した状態で一部のバタフライ演算において飽和処理を行わずに高速フーリエ変換（高速アダマール変換）を行い、複数の周波数領域の信号ｙ'_kに変換する。 - 特許庁

In a vector conversion part 130 of the data compressor 100, a difference is taken with respect to a sequence of XY coordinates being input data while the obtained differential data of the X coordinate and those of the Y coordinate are combined for each prescribed number of bits so as to generate a byte sequence of a plurality of digits.例文帳に追加

データ圧縮装置１００のベクトル変換部１３０では、入力データであるＸＹ座標の列に対して差分をとり、得られＸ座標およびＹ座標の差分データを所定のビット数毎に組み合わせて複数桁のバイト列を生成する。 - 特許庁

A generating circuit 11 allocates a luminance signal Y to an integer value within an integer range of 1 to 254 narrower than an integer range of 0 to 255 which can be represented with eight bits, and allocates a color difference signal CB/CR to an integer value within the integer range of 1 to 254 narrower than the integer value of 0 to 255.例文帳に追加

生成回路１１は、輝度信号Ｙを、８ビットで表現可能な0乃至255の整数範囲より狭い1乃至254の整数範囲の整数値に割り当て、色差信号CB/CRを、それぞれ、0乃至255の整数範囲より狭い1乃至254の整数範囲の整数値に割当てる。 - 特許庁

Here, the image compression unit 210 generates the compressed image by dividing the input image into blocks with regard to at least luminance signals (Y) of the input image, wavelet-converting the image data in units of blocks, and thereafter reducing the number of bits by quantization.例文帳に追加

ここで、画像圧縮部２１０では、入力画像の少なくとも輝度信号（Ｙ）について、ブロック分割して、ブロック単位にウェーブレット変換し、該ウェーブレット変換後、量子化してビット数を削減することにより圧縮画像を生成する。 - 特許庁

In a virtual area Y, if there is an instruction to write data Ya, Yb, Yc and Yd each of 8-bits (a total of 32 bits), the corresponding data are simultaneously written in the lowest 8-bits of the respective words shown by in-bank addresses in the respective memory banks.例文帳に追加

仮想領域Ｙにおいて各８ビットのデータＹａ、Ｙｂ、ＹｃおよびＹｄ（計３２ビット）の書込みが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位８ビットに、それぞれ対応するデータの書込みが同時に行われる。 - 特許庁

A tester section 11 generates a strobe signal, determines normal/ defective conditions of a memory cell bit, when the number of defective bits are numbers in a range in which relieving can be performed in the row direction, the tester section 11 artificially makes a Y line in the column direction defective by generating a dummy strobe signal, and generates a relieving code of the column direction.例文帳に追加

テスター部１１はストローブ信号を発生してメモリセル・ビットの良／不良を判定し、不良ビット数がロウ方向で救済できるで範囲内であった場合、上記テスター部１１は、ダミーのストローブ信号を発生することによって擬似的にカラム方向のＹライン不良にして、カラム方向の救済コードを発生する。 - 特許庁