「buffer control block」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A flash sequencer block 12 as a second control block controls data exchange operation between the buffer 9 and the flash memory 2.例文帳に追加

第２の制御ブロックとしてのフラッシュシーケンサブロック１２は、バッファ９とフラッシュメモリ２との間のデータ交換動作を制御する。 - 特許庁

A buffer controller for performing access control of a data buffer in which a command block area, a data area, and a status block area are secured, and a transfer controller for controlling data transfer are included.例文帳に追加

コマンドブロック領域とデータ領域とステータスブロック領域とが確保されるデータバッファのアクセス制御を行うバッファコントローラと、データ転送制御を行う転送コントローラを含む。 - 特許庁

The exclusive access control buffer has an address showing the position of a block within the shared memory in one entry and a bit showing the exclusive occupied state of the block.例文帳に追加

排他制御バッファは、１エントリに共有メモリ内のブロック位置を示すアドレスと、該ブロックの排他的占有状態を示すビットを有する。 - 特許庁

An expansion control section 6 controls a read/write address of the block buffer section 5 to eliminate the unnecessary pixels.例文帳に追加

伸長制御部６は、この不要画素を除去するように、ブロックバッファ部５の読出し／書込みアドレスを制御する。 - 特許庁

The host interface control block 5 controls input and output operation of the buffer 9 based on information from the host computer 4.例文帳に追加

ホストインタフェース制御ブロック５は、ホストコンピュータ４からの情報に基づき、バッファ９の入出力動作を制御する。 - 特許庁

A base station device 1 related to this communication device has: a buffer 8b for retransmission for storing an ARQ block transmitted to a terminal device 2; and a buffer size control part 10 for dynamically adjusting the buffer size of the buffer 8b for retransmission.例文帳に追加

本発明の通信装置に係る基地局装置１は、端末装置２に対して送ったＡＲＱブロックを蓄積する再送用バッファ８ｂと、再送用バッファ８ｂのバッファサイズを動的に調整するバッファサイズ制御部１０とを有している。 - 特許庁

The data driver block DB includes a data driver DR, and a buffer circuit BF for buffering a driver control signal from the logic circuit block LB for outputting to the data driver DR.例文帳に追加

データドライバブロックＤＢはデータドライバＤＲと、ロジック回路ブロックＬＢからのドライバ制御信号をバッファリングしてデータドライバＤＲに出力するバッファ回路ＢＦを含む。 - 特許庁

The optical buffer circuit includes a light source 10, an inversion optical gate switch 11 to block the output light from the light source in accordance with a block control signal, and an optical bistable device 12.例文帳に追加

光バッファ回路は、光源１０と、遮断制御信号に応じて、光源の出力光を遮断する反転光ゲートスイッチ１１と、光双安定素子１２を有する。 - 特許庁

According to such a structure, the exclusive occupied state of the block in the shared memory can be known by the access to the exclusive access control buffer.例文帳に追加

これにより、排他制御バッファへアクセスすることで共有メモリ内のブロックの排他的占有状態を知ることができる。 - 特許庁

When a write command is received from a host 100, a buffer control section 200 once accepts the data in the appropriate block 310 of the buffer 300, and a data pattern comparison section 220 compares the accepted data with data stored in another block 310.例文帳に追加

ホスト１００からライトコマンドを受け取ると、バッファ制御部２００は、バッファ３００の適宜なブロック３１０に一旦データを受け入れ、データパターン比較部２２０が受け入れたデータを、他のブロック３１０に格納されているデータと比較する。 - 特許庁

The transfer control system is provided with a control block having at least a buffer function and a selector for selecting a 1st route for asynchronously transferring a request from a request source to a request destination through the control block or a 2nd route for synchronously transferring the request to the request destination without passing the control block.例文帳に追加

少なくともバッファ機能を有する制御ブロックと、リクエスト元からのリクエストに対し、制御ブロックを介してリクエスト先へ非同期転送を行うための第１のルート又は制御ブロックを介さずリクエスト先へ同期転送を行うための第２のルートを選択するセレクタとを備えるように構成する。 - 特許庁

The control circuit 15 specifies, upon reception of a control signal indicating a read instruction, a block including the data of a designated address, and outputs data as read data in the work memory 13 to the I/O buffer 11 if the number of the block matches the block number stored in the block number register 18.例文帳に追加

制御回路１５は、読出し指示を示す制御信号を受けて、指定アドレスのデータを含むブロックを特定し、そのブロックのブロック番号とブロック番号レジスタ１８に格納されているブロック番号とが一致していれば、ワークメモリ１３内のデータを読出しデータとし、入出力バッファ１１に出力させる。 - 特許庁

In this error control system, contents 1 are sent to a reception station R, and when a reception discrimination block 6 returns a NAK signal, a packet length control block 2 receives a packet of the contents 1 from a transmission buffer memory 9 to reconfigure the packet.例文帳に追加

コンテンツ１を受信局Ｒに送信し、受信判定ブロック６からＮＡＫ信号が返信されたときに、パケット長制御ブロック２は、送信用バッファメモリ９からコンテンツ１のパケットを受け取り、パケットの再構成を行う。 - 特許庁

Each time a packet constituting an FEC block is stored in a reception buffer 12, a control section 13 inside a receiving apparatus 1 determines presence/absence of a packet loss.例文帳に追加

受信装置１内の制御部１３は、ＦＥＣブロックを構成するパケットを受信バッファ１２に格納するごとに、パケットロスの有無を判断する。 - 特許庁

When there are blocks of the same data patterns as the result of this comparison, one block only is left among the blocks having the same data patterns and the remainder is released by the buffer control section 200.例文帳に追加

その結果、同じデータパターンのブロックがあれば、バッファ制御部２００が、同一のデータパターンを持つブロックのうち１ブロックのみを残し、残りを開放する。 - 特許庁

Then, in the buffer controller, when the buffer for storing specific data becomes full, it is provided with a buffer control part for storing the specific data in an area storing other specific data (for example, an area storing the last data block of other specific data).例文帳に追加

そして、このバッファ制御装置において、特定のデータを格納するためのバッファがフルになったとき、他の特定のデータを格納している領域（たとえば、他の特定のデータの最終のデータブロックを格納している領域）に上記特定のデータを格納するバッファ制御部を備えたことを特徴とする。 - 特許庁

A header analysis section 101 detects program attribute information and output control information provided in a data block of each program received by an input buffer section.例文帳に追加

ヘッダ解析部１０１が入力バッファ部に入力される各番組のデータブロック中に設けられる番組属性情報や出力制御情報を検出する。 - 特許庁

This printer is so constituted that a heat history FPGA 20 and a line buffer development block 30 operate under the control of a master CPU 10 as an FPGA and the printing output operation can be carried out at a high speed.例文帳に追加

熱履歴ＦＰＧＡ２０及び行バッファ展開ブロック３０は、マスタＣＰＵ１０の制御下で動作するＦＰＧＡとし、印字出力処理を高速化する。 - 特許庁

A digital output buffer circuit block 53a is constituted of the two stages of CMOS inverters 55-1 and 55-2 and a control circuit or element 4 is constituted of a CMOS selector circuit.例文帳に追加

デジタル出力バッファ回路ブロック５３ａは２段のＣＭＯＳインバータ５５−１，５５−２で構成され、制御回路乃至素子４はＣＭＯＳセレクタ回路で構成される。 - 特許庁

Each of the first and second memory chips includes an access signal generation block which generates a main access signal for driving access to the main memory and a buffer access signal for driving access to the buffer memory in response to the address and the control signal.例文帳に追加

第１及び第２メモリチップのそれぞれは、アドレス及び制御信号に応答して、メインメモリのアクセスを駆動するメインアクセス信号及びバッファメモリのアクセスを駆動するバッファアクセス信号を発生するアクセス信号発生ブロックを含む。 - 特許庁

A block information control unit 4 which calculates fringe parameter information used to select a context from a binary symbol converted by a binarization conversion unit 3 is provided at a former stage of an intermediate buffer 6 and the fringe parameter information calculated by the block information control unit 4 is provided to a probability distribution estimate value calculation unit 7 through the intermediate buffer 6.例文帳に追加

２値化変換部３により変換された２値シンボルからコンテクストの選択に用いる周辺パラメータ情報を算出するブロック情報制御部４を中間バッファ６の前段に備え、中間バッファ６を介して、ブロック情報制御部４により算出された周辺パラメータ情報を確率分布推定値計算部７に提供するように構成する。 - 特許庁

Further, the transfer control circuit 223 transfers partial data stored in the buffer 211 as new block data a transfer time, needed to transfer the partial data by a last block size, after the last block data begins to be transferred.例文帳に追加

さらに、転送制御回路２２３は、一つ前のブロックデータの転送を始めたときから一つ前のブロックサイズだけ部分データを転送するために要する転送時間が経過したときに、バッファ２１１に記憶されている部分データを新たなブロックデータとしてメモリ２３０に転送する。 - 特許庁

At the write-in processing, a data area, which becomes an object area, is determined on the basis of a value of a buffer determination flag area 1508, and the renewals of the data block areas and preliminary block areas are carried out in the corresponding address control areas.例文帳に追加

書き込み処理時には、バッファ判定フラグ領域１５０８の値を基に対象領域となるデータ領域を判断し、該当するアドレス管理領域においてデータブロック領域と予備ブロック領域のブロック番号の更新を行う。 - 特許庁

The monitor and control apparatus 1 includes: a communication block including network processors 13a, 13b and 14 connected to a bus circuit 16 via a bus buffer 15; and a control block including a controller 18, a memory 19 and data memories 20a, 20b and 21 connected to a bus circuit 17.例文帳に追加

監視制御装置１は、バスバッファ１５を挟んで、バス回線１６に接続されたネットワーク処理部１３ａ，１３ｂ，１４による通信用ブロックと、バス回線１７に接続された制御部１８、メモリ部１９、及びデータメモリ部２０ａ，２０ｂ，２１による制御用ブロックとを、備える。 - 特許庁

In a semiconductor integrated circuit device 4 for use in a battery monitoring module 3, an MCU 10 has an I2C control block 12 for controlling serial communications such as the I2C, and an analog front-end 11 has an input/output buffer 13 serving as an interface of the I2C control block 12.例文帳に追加

バッテリ監視モジュール３に用いられる半導体集積回路装置４において、ＭＣＵ１０には、Ｉ２Ｃなどのシリアル通信の制御を行うＩ２Ｃ制御ブロック１２を有しており、アナログフロントエンド１１は、Ｉ２Ｃ制御ブロック１２のインタフェースとなる入出力バッファ１３を有している。 - 特許庁

Power supplies of the clock buffers CK1-CK3 for distributing clock to each functional block are connected with a power supply VDDck for clock buffer independently from the power supply of each functional block and control the voltages independently from the power supplies VDD1-VDD3 of the functional blocks.例文帳に追加

各機能ブロックへクロックを分配するクロックバッファＣＫ１〜ＣＫ３の電源は、各機能ブロックの電源とは別にクロックバッファ用電源ＶＤＤｃｋに接続し、その電圧を機能ブロックの電源ＶＤＤ１〜ＶＤＤ３とは別に制御する。 - 特許庁

The high-speed serial interface block is provided with: a reception buffer 11 for receiving reception data; and a control part 15 for performing processing to be performed when the response is not returned from the completer within a prescribed time when the reception buffer overflows.例文帳に追加

上記高速シリアルインタフェースブロックは、受信データを取り込むための受信バッファ（１１）と、上記受信バッファがオーバーフローした場合に、所定時間内に上記コンプリータから応答が無かった場合に行われる処理を実行させるための制御部（１５）とを設ける。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

A transfer control circuit 223 transfers partial data stored in the buffer 211 as first block data to a memory 230 a communication time, needed to receive partial data by a first block size, after the data communication part 210 starts the communication.例文帳に追加

転送制御回路２２３は、データ通信部２１０が通信を始めたときから一つ目のブロックサイズだけ部分データを受信するために要する通信時間が経過したときに、バッファ２１１に記憶されている部分データを一つ目のブロックデータとしてメモリ２３０に転送する。 - 特許庁

At a main computing block control unit 65, the bus connections are switched from the orthogonal transform memories, according to the data bit widths, and a data array is adjusted by using a 64-bit buffer (68) to transfer pairs of even-numbered data and odd-numbered data between the memories and a main computing block.例文帳に追加

主演算ブロック側制御部（６５）において、これらの直交変換メモリから、データビット幅に応じてバス接続を切換え、またデータ配列を６４ビットバッファ（６８）を用いて調整して、偶数データおよび奇数データの組を、主演算ブロックとの間で転送する。 - 特許庁

Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.例文帳に追加

データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁

A control device 43 is interposed between a cylinder block 11 and an oil pan 14, and drives and controls an ultrasonic vibrator 42 mounted on a buffer plate 41 disposed below a crankshaft 20.例文帳に追加

制御装置４３は、シリンダブロック１１とオイルパン１４との間に介装されて、クランクシャフト２０の下方に設置された緩衝板４１に取り付けられた超音波振動子４２を駆動制御する。 - 特許庁

A system controller 100 performs reproduction control based on address information indicating video information to be reproduced practically in angle block reproduction or parental block reproduction in VOB(Video Object)unit search information included in DSI(Data Search Information searching control) data separated from a demodulated demodulation signal Sdm by a system buffer 85.例文帳に追加

復調された復調信号Ｓdmからシステムバッファ８５により分離されるＤＳＩ（Data Seach Informatuom、検索制御）データの中に含まれるＶＯＢ（Video Object）ユニットサーチ情報中の、アングルブロック再生又はパレンタルブロック再生において実際に再生すべき映像情報を示すアドレス情報に基づき、システムコントローラ１００が再生制御を行う。 - 特許庁

A changeover means and a plurality of storage medium control means are controlled such that data transfer is performed between a host interface and a plurality of transfer buffer memories while changing over the plurality of transfer buffer memories in a block unit smaller than the striping unit, and that data transfer is continuously performed in the striping unit between the plurality of transfer buffer memories and a plurality of storage means.例文帳に追加

ストライピング単位よりも小さいブロック単位で複数の転送バッファメモリを切り替えながらホストインタフェースと複数の転送バッファメモリとの間でデータ転送するとともに、ストライピング単位で連続して複数の転送バッファメモリと複数の記憶手段との間でデータ転送するように、切替手段と複数の記憶媒体制御手段とを制御する。 - 特許庁

A switching means and a plurality of storage medium control means are controlled for transferring data between a host interface and a plurality of transfer buffer memories, and continuously transferring the data between the plurality of transfer buffer memories and a plurality of storage means in the striping unit, while switching the plurality of transfer buffer memories in a block unit smaller than the striping unit.例文帳に追加

ストライピング単位よりも小さいブロック単位で複数の転送バッファメモリを切り替えながらホストインタフェースと複数の転送バッファメモリとの間でデータ転送するとともに、ストライピング単位で連続して複数の転送バッファメモリと複数の記憶手段との間でデータ転送するように、切替手段と複数の記憶媒体制御手段とを制御する。 - 特許庁

This bus bridge device 300 is constituted of: a buffer 203 for temporarily storing data to be transferred between buses 10 and 20 by using a storage area divided into a plurality of blocks; a measuring means 303 for measuring the amount of the data to be transferred; and a buffer control means 301 for deciding, from the measured result, the amount of block assignment when the data are stored by the buffer 203.例文帳に追加

複数のブロックに区切られた記憶領域を用いてバス１０，２０間で転送するデータを一時的に格納するバッファ２０３と、転送データのデータ量を計測する計測手段３０３と、その計測結果からバッファ２０３がデータを格納する際のブロック割当量を決定するバッファ制御手３０１段とを備えて、バスブリッジ装置３００を構成する。 - 特許庁

When a maker ID or a program ID is correspondent, the radio communication control section 12 then confirms stored contents in the buffer memory 16 and when any serial number is missed, retransmission is requested only for such a block.例文帳に追加

そして、メーカＩＤやプログラムＩＤなどが該当する場合、前記無線通信制御部１２が、バッファメモリ１６の記憶内容を確認し、通し番号に欠番が生じている場合にはそのブロックだけ再送信を要求する。 - 特許庁

The I2C control block 12 is constituted of low withstand-voltage elements having a withstand voltage of, for example, about 5 V, and the input/output buffer 13 is constituted of high withstand-voltage elements having the withstand voltage of, for example, about 35 V.例文帳に追加

Ｉ２Ｃ制御ブロック１２は、たとえば、耐圧５Ｖ程度の耐圧を有する低耐圧素子から構成されており、入出力バッファ１３は、たとえば、耐圧３５Ｖ程度の耐圧を有する高耐圧素子から構成されている。 - 特許庁

A main control part 20 calculates the data quantity of encoded data for recording for 1 VOBU with an ECC size (S2), acquires the free capacity of a buffer memory 13 (S4→S5), when the free capacity with 1 ECC block size exists, outputs the data for recording for 1 VOBU by unit of an ECC block size (S6→S7).例文帳に追加

メイン制御部２０は、エンコードされた１ＶＯＢＵ分の記録用データのデータ量をＥＣＣサイズで算出する（Ｓ２）とともに、バッファメモリ１３の空き容量を取得し（Ｓ４→Ｓ５）、１ＥＣＣブロックサイズの空き容量が存在すれば、１ＶＯＢＵの記録用データをＥＣＣブロックサイズ単位で出力する（Ｓ６→Ｓ７）。 - 特許庁

A buffer 656 stores data related to control of the HPDD 644 or the LPDD 648, or positively buffers data between the HPDD 644 and the LPDD 648, and optimizes data block size to increase data transfer speed.例文帳に追加

バッファ６５６はＨＰＤＤ６４４やＬＰＤＤ６４８の制御に関係したデータを記憶し、あるいはＨＰＤＤ６４４とＬＰＤＤ６４８との間のデータを積極的にバッファし、データブロックサイズを最適化してデータ転送速度を増大する。 - 特許庁

An issuing check block 20 issues a data read request due to the cache miss to the main storage from an issuing control circuit 50 and registers the information of the request in a request buffer circuit 30, when the cache miss occurs at the time when a load request is received from a processor core.例文帳に追加

プロセッサコアからのロードリクエスト時にキャッシュミスが生じた場合、発行チェックブロック20はそのキャッシュミスによるデータ読み出しのリクエストを発行制御回路50から主記憶に発行し、そのリクエストの情報をリクエストバッファ回路30に登録する。 - 特許庁

A printer-side control unit 27 divides an image buffer 50 into blocks of a size where the image data having the largest data size can at least be deployed among the image data related to each input job, and deploys the image data by the divided block.例文帳に追加

プリンター側制御部２７は、入力される各ジョブに係る画像データのうち、データサイズの最も大きい画像データが少なくとも展開可能なサイズのブロックごとに画像バッファー５０を分割し、分割したブロックごとに、画像データを展開する。 - 特許庁

A command forming means 210 obtains information data necessary for realizing desired functions from the separate information control means 110 for the function 1, the separate information control means 120 for the function 2, and the separate information control means 130 for the function 3, forms the navigation commands, and stores the formed navigation command in the optimum block in a buffer 220.例文帳に追加

コマンド作成手段２１０は、所望の機能を実現するために必要な情報データを機能１個別情報管理手段１１０、機能２個別情報管理手段１２０及び機能３個別情報管理手段１３０から取得してナビゲーションコマンドを作成し、作成したナビゲーションコマンドをバッファ２２０内の最適なブロックに蓄積する。 - 特許庁

An input cut function gets effective to block the input signal from the signal terminal 4a, when the control signal is an L-level, and the input signal from the signal terminal 4a is supplied to an input buffer 21a connected to an output terminal of the NAND gate 17, when the control signal is an H-level.例文帳に追加

この制御信号がＬレベルであれば、信号端子４ａからの入力信号を遮断する入力カット機能が有効となり、Ｈレベルであれば、信号端子４ａからの入力信号がＮＡＮＤゲート１７の出力端子に接続されている入力バッファ２１ａに供給される。 - 特許庁

A compressor 0102 that compresses data accumulated in a buffer memory 0101 into fixed-length coded data per the prescribed number of pixels (16×16) block, an image memory 0103 that accumulates coded data, and a control device 0100 that controls input and output of each device and timing of processing are provided.例文帳に追加

バッファメモリ0101に蓄積された画像データを所定画素数(16×16)のブロック毎に固定長の符号データに圧縮する圧縮装置0102、符号データを蓄積する画像メモリ0103、各装置の入出力や処理のタイミングを制御する制御装置0100を備える。 - 特許庁