「buffer power」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

An output buffer 22 comprises transistors TP2 and TN2 connected between the power line and the ground line, and a resistor R2 connected between a node n2 and the input/output terminal 23.例文帳に追加

信号入力モードにおいて、出力バッファ２１，２２によって１つの終端回路を構成する。 - 特許庁

A VCC power source on each wiring board is connected to the input part of the buffer circuit 3 on the opposite side board.例文帳に追加

各配線基板上のＶＣＣ電源は相手側基板上のバッファ回路３の入力部に接続される。 - 特許庁

To provide a push-pull buffer amplifier and a source driver which achieve low dissipating power with a high charge/discharge rate.例文帳に追加

高速充放電速度で低消費電力を達成するプッシュプルバッファ増幅器とソースドライバを提供する。 - 特許庁

To reduce power consumption in a buffer memory device for compensating the speed (operation frequency) difference of data transmission and processing.例文帳に追加

データ伝送や処理の速度（動作周波数）差を補償するバッファメモリ装置において、消費電力を削減する。 - 特許庁

While the thermal power regulating lever is positioned in the buffer position, a needle valve 4 is positioned in an enter position.例文帳に追加

火力調節レバーが緩衝位置に位置する際、ニードル弁４は（ｂ）に示す如き進入位置に位置する。 - 特許庁

To provide a buffer flow controller which can reduce a processing load and power consumption accompanied by the change of a frequency.例文帳に追加

周波数の変更にともなう処理負荷や消費電力を低減できるバッファフロー制御装置を提供する。 - 特許庁

This leads to a result which suppresses power consumption because a function as a buffer layer of the polymer 104 is also added.例文帳に追加

導電性ポリマー１０４のバッファ層としての機能も加わり、消費電力を抑える結果につながる。 - 特許庁

Consequently the input buffer circuit 10 has a hysteresis characteristic and does not form a current route between power supplies.例文帳に追加

これにより、入力バッファ回路１０はヒステリシス特性を持つと共に、電源間に電流経路を形成しない。 - 特許庁

A power transistor device includes a substrate and the substrate forms a PN junction with a buffer layer that overlaps thereon.例文帳に追加

パワートランジスタデバイスは基板を含み、当該基板は、上に重なっているバッファ層とのＰＮ接合を形成する。 - 特許庁

To suppress a deterioration of characteristics due to a DC offset of a local buffer with low power consumption in a frequency converter.例文帳に追加

周波数変換器においてローカルバッファのＤＣオフセットによる特性劣化を低消費電力で抑制する。 - 特許庁

To provide a page buffer circuit of a flash memory device in which power consumption can be reduced in a standby mode.例文帳に追加

スタンバイモードで消費電力を減少させることが可能なフラッシュメモリ装置のページバッファ回路を提供する。 - 特許庁

To permit the constitution of a clock generating circuit without providing with a buffer circuit for supplying power source.例文帳に追加

電源を供給するためのバッファ回路を設けることなくクロック生成回路を構成することができる。 - 特許庁

To dynamically control the power consumption of a command buffer entry while keeping a performance balance.例文帳に追加

性能バランスを保持しつつ、命令バッファのエントリの電力消費を動的に制御するということができない。 - 特許庁

In each of the power regions Area A-Area I independently of one another, a region allowing separate power to be further applied thereto is formed, and a relay buffer (repeater), a clock buffer and an information retention latch for information evacuation are integrated in the region.例文帳に追加

また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。 - 特許庁

In addition, another area for applying power supply is provided in the respective independent power supply areas Area A to Area I, and a relay buffer (repeater) or a clock buffer, and an information holding latch for information saving are integrated in the area.例文帳に追加

また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。 - 特許庁

The buffer amplifier is connected to an output circuit of the microphone, and also equipped with constant-current diodes 21 and 22 as loads, and biasing resistances 11 and 12 of the buffer amplifier are used in common as power supply resistances of a phantom power source.例文帳に追加

マイクロホンの出力回路に緩衝増幅器が接続され、緩衝増幅器は負荷として定電流ダイオード２１，２２を備え、緩衝増幅器のバイアス用抵抗１１，１２をファントム電源の供給抵抗として共用する。 - 特許庁

The each independent power area of AreaA to AreaI includes an area to which another power can be further applied and in which a relay buffer (a repeater), a clock buffer and a data holding latch for saving data are integrated.例文帳に追加

また、各独立した電源領域ＡｒｅａＡ〜ＡｒｅａＩ内において、さらに別の電源を印加できる領域を設け、その領域に中継バッファ（リピータ）やクロックバッファ、情報退避用の情報保持ラッチを集積する。 - 特許庁

A signal outputted from an IC 902 for monitoring a power source is outputted as power source cutting signal to a main bard 31 through a buffer circuit 918 while being outputted as power source cutting signal to a payout control board 37 through a delay circuit 920 and buffer circuit 919.例文帳に追加

電源監視用ＩＣ９０２が出力する信号は、バッファ回路９１８を介して主基板３１に対して電源断信号として出力されるとともに、遅延回路９２０およびバッファ回路９１９を介して払出制御基板３７に対して電源断信号として出力されていた。 - 特許庁

The level shift circuit comprises a pre-stage and a post-stage, the first power supply voltage is supplied as a power supply voltage of the pre-stage and the second power supply voltage is supplied as a power supply voltage of the post-stage and the tri-state buffer circuit.例文帳に追加

レベルシフト回路は前段及び後段部分から構成され、第１電源電圧は前段部分の電源電圧として、第２電源電圧は後段部分及びトライステートバッファ回路の電源電圧として供給される。 - 特許庁

SUPERCONDUCTOR ARTICLE WITH BUFFER LAYER HAVING TEXTURE IN TWO AXIAL DIRECTIONS, POWER CABLE, POWER SUPPLY TRANSFORMER, POWER GENERATOR, POWER NETWORK, AND ELECTRONIC ACTIVE ARTICLE, AND MANUFACTURING METHOD FOR ARTICLE HAVING TEXTURE IN TWO AXIAL DIRECTIONS例文帳に追加

２軸方向にテクスチャを有するバッファ層を備えた超電導体物品、電力ケーブル、電源変圧器、発電機、電力網、及び電子的に活性な物品、並びに２軸方向にテクスチャを有する物品を製造する方法 - 特許庁

A virtual wiring model 21 exclusive for clock wiring and a power ratio model 22 to the in-cell power of a clock buffer to the switching power of the clock wiring are preliminarily defined in order to estimate the clock system power of an LSI prior to layout design.例文帳に追加

ＬＳＩのクロック系電力をレイアウト設計以前に見積もるべく、あらかじめクロック配線専用の仮想配線モデル２１と、クロックバッファのセル内電力とクロック配線のスイッチング電力との電力比率モデル２２と、を定義する。 - 特許庁

To provide a power transmission device capable of preventing occurrence of permanent distortion of a buffer member and obtaining sufficient damping effect for fluctuation of rotation by the buffer member.例文帳に追加

緩衝部材の永久歪みを生ずることがなく、しかも緩衝部材によって回転変動に対する十分な減衰効果を得ることのできる動力伝達装置を提供する。 - 特許庁

A control section 31 acquires the operating state and the consumed current of each electronic device at a prescribed time interval and respectively stores resulting data to an operating state buffer memory 313 and a power consumption buffer memory 314.例文帳に追加

制御部３１は所定時間間隔で各デバイスの動作状態と消費電流とを取得し、それぞれ動作状態バッファメモリ３１３、消費電力バッファメモリ３１４に格納する。 - 特許庁

To allow the output capability of a buffer to be hardly affected by an imaging signal level while suppressing the power consumption of a buffer part provided between a CCD solid-state imaging element and an analog front end.例文帳に追加

ＣＣＤ固体撮像素子とアナログフロントエンドとの間に設けるバッファ部の電力消費を抑えつつ、バッファの出力能力が撮像信号レベルの影響を受け難いようにする。 - 特許庁

To provide an oscillator which suppresses output level fluctuations of a buffer circuit due to an oscillatory frequency of the oscillator and the magnitude of a load and thereby reducing the power consumption of the buffer circuit.例文帳に追加

発振器の発振周波数、又は負荷の大小によるバッファー回路の出力レベル変動を抑制して、バッファー回路の消費電力を低減する発振器を提供する。 - 特許庁

Meanwhile, for a period when an H level is outputted from the clock buffer B1, the transistor P1 is controlled into a nonconductive state to disconnect the external power supply VDD from the clock buffer B1.例文帳に追加

一方、クロックバッファＢ１にＨレベルを出力させる期間ではトランジスタＰ１を非導通状態に制御して外部電源ＶＤＤとクロックバッファＢ１との接続経路を断つ。 - 特許庁

To enable to uniformly distribute reaction gas to a reaction gas flow channel communicating with an inlet buffer part and an outlet buffer part, with a simple structure and capable of well maintaining power generation performance.例文帳に追加

入口バッファ部及び出口バッファ部に連通する反応ガス流路に、反応ガスを均一に分配することができ、簡単な構成で、発電性能を良好に維持することを可能にする。 - 特許庁

Since the number of shift registers 9 connected to each level shifter 3 is small, a buffer which has been conventionally required is made unnecessary and the power which has been consumed by the buffer can be reduced.例文帳に追加

また、個々のレベルシフタ３に接続されるシフトレジスタ９は少ないため、従来必要だったバッファが不要となり、バッファで消費していた電力を削減することができる。 - 特許庁

To simplify a structure and to improve power generating efficiency by properly disposing a plurality of fuel cell stacks, and fuel buffer tanks and air buffer tanks connected to them.例文帳に追加

複数基の燃料電池スタックと、これらに接続される燃料バッファタンクおよび空気バッファタンクを適正に配置することにより、構造の簡素化と発電効率の向上を図る。 - 特許庁

According to the present invention, power consumption generating between the input buffer and the latching circuit is reducible effectively, without having the input buffer operation or the internal clock halted.例文帳に追加

本発明によれば、入力バッファの動作や内部クロックを停止させることなく、入力バッファとラッチ回路との間で発生する消費電力を効果的に低減することが可能となる。 - 特許庁

By the procedure, the consistency of a base supply power source and the I/O buffer operation power source is automatically checked without manual aid and the I/O design quality of the various kinds of power source operation LSIs is improved.例文帳に追加

この手順により、下地供給電源とＩ／Ｏバッファ動作電源の整合性を人手によらず自動でチェックでき、多種電源動作ＬＳＩのＩ／Ｏ設計品質を向上化できる。 - 特許庁

The power supply control section 405 controls the power-saving mode of a physical layer/data link layer 401, on the basis of the reception buffer size of a remote device and the transfer rate, to attain with power-saving operation for the wireless transmission apparatus.例文帳に追加

電源制御部４０５はリモートデバイスの受信バッファサイズおよび転送レートから物理層／データリンク層４０１の省電力モードを制御することにより省電力運用を可能にする。 - 特許庁

To provide an output buffer circuit, a differential output buffer circuit, an adjustment circuit, an output buffer circuit with adjustment function and a transmission method, capable of improving resolution of a pre-emphasis amount without increasing power consumption and circuit area.例文帳に追加

消費電力、回路面積を増やすことなく、プリエンファシス量の分解能を向上することが可能な出力バッファ回路、差動出力バッファ回路、調整回路及び調整機能付き出力バッファ回路、並びに伝送方法を提供する。 - 特許庁

A camera controller 26 calculates power information required for transferring and recording the all data in a buffer memory 21 to/in the recording medium 30 referring to a selected recording mode, a type of the recording medium 30 and a buffer size of the buffer memory 21.例文帳に追加

カメラコントローラ２６は、設定されている記録モード、記録メディア３０の種類、およびバッファメモリ２１のバッファサイズに応じてバッファメモリ２１内のデータを全て記録メディア３０へ転送・記録するために必要な電力情報を算出する。 - 特許庁

To obtain a data processor capable of coping with such a situation as data cannot be stored in a communication buffer under power saving mode.例文帳に追加

データ処理装置において、省電力モード時に通信用バッファにデータを格納できない状況に対処する。 - 特許庁

The fuel cell stack 11 formed by laminating several power generating cells 14 is supported by buffer devices in a place for installation.例文帳に追加

複数の発電用のセル１４を積層した燃料電池スタック１１を、緩衝装置によって設置場所に支持する。 - 特許庁

User equipment (UE) sends a first message with power headroom and/or buffer size information for system access.例文帳に追加

ユーザ機器（ＵＥ）はシステムアクセスのための電力ヘッドルーム及び／又はバッファサイズ情報を備えた第１のメッセージを送信する。 - 特許庁

To reduce increase in chip layout size, power consumption and the number of pins of LSI when a plurality of output buffer circuits are provided.例文帳に追加

複数の出力バッファ回路を備える際に、チップレイアウトサイズ、消費電力、ＬＳＩのピン数の増加を低減する。 - 特許庁

To provide a buffer circuit which satisfies both low power consumption and slew rate characteristics that are in a trade-off relation with each other.例文帳に追加

トレードオフの関係にある低消費電流化とスルーレート特性をともに満足するバッファ回路を提供する。 - 特許庁

The buffer circuits have transistors PO and NO between a power supply voltage terminal or a ground terminal and an output terminal.例文帳に追加

各バッファ回路は、電源電圧端子又は接地端子と出力端子との間にトランジスタＰＯ及びＮＯを有している。 - 特許庁

To provide an output buffer circuit capable of suppressing the occurrence of malfunctional signals during start up of a power supply.例文帳に追加

電源立ち上げ時における誤作動信号の発生を抑制することのできる出力バッファ回路を提供する。 - 特許庁

The buffer 82 has an input terminal connected with a +5V power supply and a gate terminal connected with a pulse voltage source 55.例文帳に追加

また、バッファ８２の入力端子は＋５Ｖ電源に接続され、ゲート端子７２はパルス電圧源５５に接続されている。 - 特許庁

The auxiliary memory device 60 comprises a non-volatile memory device 61, an auxiliary power supply unit 62, and a high speed buffer 65.例文帳に追加

また、補助記憶装置６０は、不揮発性記憶装置６１、補助電源６２および高速バッファ６５を有する。 - 特許庁

This power circuit 10 includes FETs 20 to 23, 30, 40 and 42, a resistance 50 and an output buffer 60.例文帳に追加

電源回路１０は、ＦＥＴ２０〜２３、３０、４０、４２、抵抗５０、出力バッファ６０を含んで構成されている。 - 特許庁

To provide an output buffer circuit capable of suppressing generation of an erroneous operation signal in start-up of a power source.例文帳に追加

電源立ち上げ時における誤作動信号の発生を抑制することのできる出力バッファ回路を提供する。 - 特許庁