「buffer power」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To prevent the generation of a clock signal whose pulse width is narrower than a normal one at the time of setting and releasing a power down mode, and also to prevent the generation of a through-current in a clock buffer in the power down mode.例文帳に追加

パワーダウンモードの設定時及び解除時に通常よりパルス幅の狭いクロック信号の発生を防止し、かつパワーダウンモード時におけるクロックバッファにおける貫通電流の発生を防止する。 - 特許庁

To provide a data buffer circuit that does not cause skew at a data output even when a power supply VDDQ for a data output is different from a power supply VDDP used in an internal circuit.例文帳に追加

データ出力のための電源ＶＤＤＱと、内部回路において使われる電源ＶＤＤＰとが異なる場合にもデータ出力時のスキューを生じないデータバッファ回路を提供すること。 - 特許庁

S006, S007) If the power calibration is judged to be needed, empty regions of a recording buffer are checked to judge whether the power calibration can be executed at present.例文帳に追加

そして、パワーキャリブレーションを行なう必要があると判別した場合は、さらに、記録バッファの空き領域をチェックして、現在パワーキャリブレーションを実行することができるか否かの判別を行なう（Ｓ００６、Ｓ００７）。 - 特許庁

A transport layer 403 reports the remaining size of a reception buffer of a receiver side device to a power supply control section 405 and a session layer/application layer 404 reports the data transfer rate to the power supply control section 405.例文帳に追加

トランスポート層４０３は受信側デバイスの受信バッファの残りサイズを電源制御部４０５に報告し、セッション層／アプリケーション層４０４は電源制御部４０５にデータ転送レートを報告する。 - 特許庁

With this setup, the unused devices of the output buffer transistor group are connected between independent power supply wirings without short-circuiting the power supply wirings, and an effective electrostatic protective circuit can be formed.例文帳に追加

これにより、出力バッファ用トランジスタ群の未使用素子を、独立した電源配線間に電源配線同士を短絡させることなく接続して、有効な静電保護回路を形成することが可能となる。 - 特許庁

Since two outputs of non-inversion and inversion are obtained, a period in which DC path is generated between power supplies when a buffer in a subsequent stage is driven can be made shorter, which contributes to reduction of power consumption.例文帳に追加

出力を非反転、反転の２系統得られるため、後段のバッファを駆動する際に、電源間の直流パスが生ずる期間を短くすることが出来、消費電流の低減に寄与する。 - 特許庁

The memory control circuit includes: a plurality of chip selects controlling the plurality of memory devices; and a power saving control means transferring the memory device to a power saving mode of a different power saving level according to a command stored in a queue buffer in each chip select.例文帳に追加

メモリ制御回路は、複数のメモリデバイスを制御する複数のチップセレクトと、メモリデバイスをチップセレクトごとに、キューバッファに保存されているコマンドに応じて異なる省電力レベルの省電力モードに移行させる省電力制御手段と、を有する。 - 特許庁

To obtain a buffer circuit of a source follower type capable of reducing the space factor of a boosting power source circuit by reducing places using boosting power voltage at the linear sensor part of a solid-state image pickup element to reduce a boosting power stabilizing capacity.例文帳に追加

固体撮像素子のリニアセンサ部分で、昇圧電源電圧が使用される箇所を減らし、昇圧電源安定化容量を小さくし、もって昇圧電源回路の占有面積が縮小できるソースフォロア型バッファ回路を提供する。 - 特許庁

When transiting the image reader 1 from power saving state to standby state, after the opener/closer 13 opens the power supply circuit 12 and the supply of power to an image pickup part 20 is started, the buffer 15 opens the connecting circuit 14.例文帳に追加

また、画像読取り装置１が省電力状態から待機状態へ移行するとき、開閉器１３が電力供給回路１２を開放し撮像部２０への電力の供給が開始された後、バッファ１５が接続回路１４を開放する。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

As a result, if any command is desired to be transmitted to a sub control board preferentially to other commands, it is stored into the power recovery buffer and can be transmitted to the sub control board preferentially to other commands to be stored into the command buffer.例文帳に追加

よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁

A controller 3-2 starts operation by power supply input, reset, etc., and divides a buffer provided for a main storage device 3-4 according to a buffer ratio inputted from an input device 3-1 or a preset buffer ratio in order to perform data transmission with plural secondary storage devices.例文帳に追加

制御装置３−２は、電源投入、リセットなどにより動作を開始し、複数の２次記憶装置との間でデータ伝送を行うために、主記憶装置３−４に設けられたバッファを、入力装置３−１から入力されたバッファ比率、または予め設定されたバッファ比率に従って分割する。 - 特許庁

Each pixel at the pixel array 3 comprises a capacitor C3 connected between a power supply line L1 and a control line L2, a buffer 13 for storing binary data corresponding to the accumulation charge of the capacitor C3, a transistor Q3 for performing write control to the buffer 13, and a transistor Q4 for resetting for initializing the buffer 13 and the capacitor C3.例文帳に追加

画素アレイ部３の各画素は、電源線Ｌ１と制御線Ｌ２との間に接続されるキャパシタＣ３と、キャパシタＣ３の蓄積電荷に応じた２値データを格納するバッファ１３と、バッファ１３への書込み制御を行うトランジスタＱ３と、バッファ１３及びキャパシタＣ３を初期化するリセット用トランジスタＱ４とを有する。 - 特許庁

The power supply unit 13 includes: a command buffer 22 for storing the commands collectively output from the CPU 10; and control sections (a command buffer control section 23, a command control section 24, and a control execution section 25) for sequentially reading the commands stored in the command buffer 22, and sequentially executing the controls corresponding to the read commands.例文帳に追加

電源ユニット１３は、ＣＰＵ１０から一括して出力されるコマンドを記憶するコマンドバッファ２２と、コマンドバッファ２２に記憶されたコマンドを順次読み出し、読み出したコマンドに応じた制御を順次行う制御部（コマンドバッファ制御部２３、コマンド制御部２４、及び制御実行部２５）を備える。 - 特許庁

Respective delay sections D have the identical configuration, and each delay section includes a delay buffer I for outputting a signal resulting from delaying an input signal by a delay time, corresponding to the control voltage VC and a shaping buffer J for shaping the output of the delay buffer I into a rectangular wave having an amplitude of a power source voltage and outputting the shaped output.例文帳に追加

各遅延部Ｄは互いに同一の構成を有し、入力された信号に対して制御電圧ＶＣに応じた遅延時間だけ遅延した信号を出力する遅延バッファＩと、遅延バッファＩの出力を電源電圧の振幅を有する矩形波に整形して出力する整形バッファＪとを含む。 - 特許庁

A semiconductor integrated circuit includes: a DLL control means configured to generate a buffer enable signal, the buffer enable signal being a pulse signal that is periodically enabled when a smart power down signal is enabled; and a DLL circuit configured to control a phase of an external clock signal in response to the buffer enable signal to generate an output clock.例文帳に追加

本発明の半導体集積回路は、スマートパワーダウン信号がイネーブルされると、周期的にイネーブルされるパルス信号であるバッファイネーブル信号を生成するＤＬＬ制御手段；及び、バッファイネーブル信号に応じて外部クロックの位相を制御して、出力クロックを生成するＤＬＬ回路を含む。 - 特許庁

To provide an image processing circuit capable of remarkably reducing a cost of a memory and a power consumption by enabling a reduction of a buffer area provided in a memory.例文帳に追加

メモリに設けるバッファ領域を削減し得て、メモリのコストと消費電力を大幅に削減し得る画像処理回路を提供する点にある。 - 特許庁

To suppress a malfunction of an output buffer circuit or the generation of a through current even if a high potential side power source supplied to an internal circuit is not turned on.例文帳に追加

内部回路に供給される高電位側電源が未投入の場合でも、出力バッファ回路の誤動作や貫通電流の発生を抑制する。 - 特許庁

Then, the arrowhead 11 is collided with a buffer 203 and the power is lessened, so that the arrowhead is caught between bristles raised like a brush, on the collision face 22 to stop the arrowhead.例文帳に追加

その後、矢尻部１１は、緩衝部２０３に衝突して威力を失い、衝突面２２のブラシ状に立った毛足の間に挟まり矢尻部が止まる。 - 特許庁

In this high-speed, low-power input buffer for the integrated circuit, an input voltage V_IN is coupled to both a pull-up transistor and a pull-down transistor.例文帳に追加

本発明の集積回路向けの高速かつ低電力入力バッファでは、入力電圧Ｖ_INがプルアップトランジスタとプルダウントランジスタの両方に結合されている。 - 特許庁

A power transistor device includes a substrate of a first conductivity type, the substrate forming a PN junction with an overlying buffer layer of a second conductivity type.例文帳に追加

パワートランジスタデバイスは、第１の導電型の基板を含み、当該基板は、上に重なっている第２の導電型のバッファ層とのＰＮ接合を形成する。 - 特許庁

S008) The power calibration is executed only when it is judged to give no influence on data recording, based on the data capacity of the recording buffer.例文帳に追加

そして、記録バッファのデータ容量に基づいて、データの記録に影響を及ぼさないと判別した場合についてのみ、パワーキャリブレーションを行なう（Ｓ００８）。 - 特許庁

To provide a buffer circuit and control method therefor, with which malfunctions can be prevented by keeping, at a specified value, the potential difference between a ground potential and a power line.例文帳に追加

接地電位と電源ラインとの電位差を規定値に保ち、誤動作を防止することができるバッファ回路及びその制御方法を提供する。 - 特許庁

To provide a method and circuit for controlling an output buffer to a bus signal line in a package circuit so as to reduce production of ground noise and to decrease the power consumption.例文帳に追加

パッケージ回路におけるバス信号線への出力バッファ制御方法及び回路に関し、グランドノイズの発生を低減し、また、低消費電力化を図る。 - 特許庁

Light gaseous component discharged from the decomposition oil drum 32 is fed to the fuel cell power generation device A after being fed to a light gaseous component buffer tank 35.例文帳に追加

分解油ドラム３２から放出される軽質ガス分は、軽質ガス分バッファタンク３５へ送られた後、燃料電池発電装置Ａ側へ送られる。 - 特許庁

And an amount-of-buffer monitoring section 234 may determine whether the power-saving mode is executed according to the amount of non-transferred data stored in a memory device 310.例文帳に追加

また、バッファ量監視部２３４が、メモリ装置３１０に記憶された未転送分のデータ量に応じて、省電力モードを実行するか否かを定めてもよい。 - 特許庁

In the interruption processing at power failure, all data stored in a register buffer 14a are outputted to a PC 20 in the order of input with a data form kept as it is.例文帳に追加

停電時割込処理では、登録バッファ１４ａに記憶される全データが、そのままのデータ形式で入力された順にＰＣ２０へ出力される。 - 特許庁

To reduce a consumption of electric power in a communication terminal, and to prevent data having high importance from being lost due to buffer overrun in a network interconnection device.例文帳に追加

通信端末における電力の消費を低減し、また、ネットワーク相互接続装置におけるバッファ溢れによる重要度の高いデータの消失を防ぐ。 - 特許庁

To obtain an input/output buffer circuit that can receive a higher potential input signal than a drive power supply voltage without the need for using a high breakdown voltage transistor(TR).例文帳に追加

高耐圧用のトランジスタを用いずに、駆動電源電圧よりも高電位の入力信号の入力を可能にする入出力バッファ回路を得ること。 - 特許庁

To surely prevent a reaction gas from a buffer part from shortcutting with a simple structure, and to secure desired power generation performance.例文帳に追加

簡単な構成で、バッファ部から反応ガスがショートカットすることを確実に阻止することができ、所望の発電性能を確保することを可能にする。 - 特許庁

To reduce the hardware scale and power consumption of a vector processor by sharing a cache memory as a vector load buffer (VLDB).例文帳に追加

キャッシュメモリをベクトルロードバッファ（ＶＬＤＢ）としても利用できるようにすることにより、ベクトル処理装置のハードウェア量および消費電力を低減させる。 - 特許庁

Thus, the need of controlling a buffer other than the hierarchy buffers is eliminated, circuit constitution is simplified and also power consumption is reduced.例文帳に追加

したがって、階層バッファ以外のバッファを制御する必要がなくなり、回路構成が簡単になるとともに、消費電力を低減することが可能となる。 - 特許庁

To provide a buffer circuit that maintains a potential difference between a ground voltage and a power supply voltage at a specified value so as to prevent the occurrence of malfunction, and to provide its control method.例文帳に追加

接地電圧と電源電圧の電位差を規定値に保ち、誤動作を防止することができるバッファ回路及びその制御方法を提供する。 - 特許庁

When power is supplied, the signal driving capability of each of the buffer circuits 71, 72 and 73 is set so as to be selected by the minimum signal driving capability.例文帳に追加

そして、電源投入時、バッファ回路７１、７２、７３の信号駆動能力は、最も小さい信号駆動能力に選択されるように設定されている。 - 特許庁

This state is continued until an inter-frame I/F 6n in the final stage, and a power source disconnection signal receiving buffer 201 of the inter-frame I/F 61 of a frame 1 is informed of 'H'.例文帳に追加

最終段の架間Ｉ／Ｆ６ｎまでこの状態が継続し、架１の架間Ｉ／Ｆ６１の電源断信号受信バッファ２０１に”Ｈ”が通知される。 - 特許庁

This current limiter 36 is characterized, by making buffer of power voltage from the rectified voltage of at least one cell of a plurality of the cells.例文帳に追加

この電流制限装置36は複数のセルの少なくとも１つのセルの整流された電圧から電源電圧をバッファしていることを特徴とする。 - 特許庁

To provide a power transmission mechanism that is easily assembled, only needs small members, and has elastic bodies (such as rubber) and excellent buffer action and durability of the component members.例文帳に追加

組立が簡単で、部材が小型で、しかも、構成部材の弾性体（ゴム等）が緩衝作用と耐久性に優れる動力伝達機構を提供する。 - 特許庁

To prevent data from being lost at the interruption of a power source, related to a storage device which writes write data of a buffer memory by accessing a plurality of nonvolatile memories in parallel.例文帳に追加

バッファメモリのライトデータを、複数の不揮発性メモリデバイスを並列にアクセスして書き込む記憶装置に関し、電源遮断時のデータ消失を防止する。 - 特許庁

To set an output buffer circuit at output high impedance state without fail even when one of two power supplies of a semiconductor device is cut off.例文帳に追加

２電源構成の半導体装置において１つの電源遮断時においても、確実に出力バッファ回路を出力ハイインピーダンス状態に設定する。 - 特許庁

Power is supplied from the main board to a prize ball count switch and the main board has a total prize ball number storage buffer to store the number of undelivered prize balls.例文帳に追加

また、賞球カウントスイッチには主基板から電力が供給され、主基板が未払出の賞球数を記憶する総賞球数格納バッファを有している。 - 特許庁

To suppress a through current between a power supply and the ground and to suppress noise when a large-capacity load connected to the output buffer circuit is driven at a high speed.例文帳に追加

出力バッファ回路に接続された大容量負荷を高速で駆動する際、電源及び接地間に流れる貫通電流を抑え、ノイズを低減する。 - 特許庁

To provide a source follower circuit which has low power consumption and high output voltage accuracy, and to provide a display device having the source follower circuit as an output buffer.例文帳に追加

低消費電力でかつ出力電圧精度の高いソースフォロワ回路およびそれを出力バッファとして備えた表示装置を提供する。 - 特許庁

The input buffer activating circuit 13 outputs a power-down signal PWDNB which becomes high in synchronization with the falling of the internal chip select signal ICSB.例文帳に追加

入力バッファ活性化回路１３は内部チップセレクト信号ＩＣＳＢの立下りに同期してハイになるパワーダウン信号ＰＷＤＮＢを出力する。 - 特許庁

To improve durability in a buffer member having a gear shock absorption function in a torque transmission route of a motor in an electric power steering device.例文帳に追加

電動パワーステアリング装置において、モータのトルク伝達経路でギヤ衝撃吸収機能を営む緩衝部材の耐久信頼性を向上すること。 - 特許庁

An output buffer 10 includes a high side transistor M1 and a low side transistor M2 serially connected between a power supply terminal 102 and a grounding terminal GND.例文帳に追加

出力バッファ１０は、電源端子１０２と接地端子ＧＮＤの間に直列に接続された、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を含む。 - 特許庁