「buffer power」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The pre-buffer 4 is operated at a power supply voltage different from the analog reference power supply 1 and outputs a voltage nearly equal to an output voltage of the analog reference power supply 1.例文帳に追加

プリバッファ４は、アナログ基準電源１とは異なる電源電圧で動作し、アナログ基準電源１の出力電圧と略等しい電圧を出力する。 - 特許庁

The buffer amplifier 6a includes a drive power adjustment function of adjusting drive power in accordance with a drive power control signal input from the outside.例文帳に追加

バッファ増幅器６ａは、外部から入力される駆動力制御信号に応じて駆動力が調整される駆動力調整機能付きバッファ増幅器である。 - 特許庁

A power source disconnection signal transmitting buffer 101 of an inter-frame bus interface card (inter-frame I/F) 61 normally outputs 'L', and when a power source disconnection of an inter-frame I/F 62 of a frame 2 is detected by a power source disconnection detecting part 82, the gate terminal of a power source disconnection signal transmitting buffer 102 is closed.例文帳に追加

架間バスインタフェースカード（以下、架間Ｉ／Ｆと称す）６１の電源断信号送信バッファ１０１は通常”Ｌ”を出力しているが、架２の架間Ｉ／Ｆ６２の電源断を電源断検出部８２で検出すると、電源断信号送信バッファ１０２のゲート端子を閉じる。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

Thus, by accessing the small neighboring reference image data buffer 10, it is possible to curtail the power consumption.例文帳に追加

これにより、小さな近傍参照画像データバッファ１０にアクセスすることで、消費電力を削減できる。 - 特許庁

To provide a method for minimizing power consumption needed to update a display frame buffer in a mobile electronic device.例文帳に追加

移動デバイスのディスプレイバッファ更新に要する電力消費を最小化する方法を提供する。 - 特許庁

To provide a buffer circuit capable of driving a load at high speed while suppressing increase of power consumption.例文帳に追加

消費電力の増加を抑制しつつ高速に負荷を駆動することができるバッファ回路を提供する。 - 特許庁

To provide an output buffer circuit capable of accelerating a switching speed while reducing power consumption.例文帳に追加

消費電力を低減しつつスイッチング速度を高めることができる出力バッファ回路を提供する。 - 特許庁

The output voltage of the analog reference power supply 1 is fed to the output buffer 2 after the prescribed period.例文帳に追加

所定期間以降はアナログ基準電源１の出力電圧が出力バッファ２に供給される。 - 特許庁

The conductive polymer 104 also serves as a buffer layer, allowing reduction in power consumption.例文帳に追加

導電性ポリマー１０４のバッファ層としての機能も加わり、消費電力を抑える結果につながる。 - 特許庁

To reduce power consumption while ensuring the amplitude of an output signal of an output buffer.例文帳に追加

出力バッファの出力信号の振幅を確保することを可能としつつ、低消費電力化を図る。 - 特許庁

To provide an output buffer circuit which reduces power source noise generated when an output terminal is made into high impedance.例文帳に追加

ハイ・インピーダンスにする際に発生する電源ノイズを低減させる出力バッファ回路を提供する。 - 特許庁

The digital camera includes an imaging part, a buffer, an image processing part, a process determination part, and a power control part.例文帳に追加

デジタルカメラは、撮像部、バッファ部、画像処理部、処理判定部および電力制御部を有している。 - 特許庁

The output buffer for providing an output voltage signal includes an operational amplifier, a controller and a power circuit.例文帳に追加

出力電圧信号を提供する出力バッファは、オペアンプ、コントローラー、および電源回路を有する。 - 特許庁

Those 1st to 3rd output source voltages are also used as operating power sources for the buffer circuits B0 to B4.例文帳に追加

これらの第１〜第３の出力電源電圧もバッファ回路Ｂ０〜Ｂ４の動作電源とする。 - 特許庁

Furthermore, the computer writes the data in the high speed buffer 65 into the non-volatile memory 61 by using the auxiliary power supply unit 62.例文帳に追加

そして、補助電源６２で高速バッファ６５のデータを不揮発性記憶装置６１に書き込む。 - 特許庁

To provide an analog-digital converter that has a small input capacity and reduces power consumption of a buffer circuit.例文帳に追加

入力容量が小さく、バッファ回路の消費電力を削減したアナログデジタル変換器を提供する。 - 特許庁

To provide a cabinet that allows a user to pull out a drawer without large power against a power generated from a buffer.例文帳に追加

使用者に大きな力を必要とせずとも緩衝装置から生じる力に抗して引出を引き出すことができるキャビネットを提供すること。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing clock skews and reducing also noise in power supply and power consumption due to the operation of a clock buffer.例文帳に追加

クロックスキュー低減と共にクロックバッファの動作による電源ノイズ並びに消費電力を低減できる半導体集積回路を提供する。 - 特許庁

The reproduction uses a buffer memory and eliminates the need to always turn on the power source of the hard disk, so the power consumption is reduced.例文帳に追加

再生はバッファメモリを利用し、ハードディスクの電源を常時オンにしておくことを不要としているので、消費電力を低くすることができる。 - 特許庁

To sufficiently reduce an electric power consumption as to an address conversion buffer, without deteriorating speed performance of the address conversion buffer.例文帳に追加

アドレス変換バッファの速度性能を劣化させることなくアドレス変換バッファについて十分に低消費電力化が図られた半導体集積回路を提供する。 - 特許庁

For a period when an L level is outputted from the clock buffer B1, a transistor P1 is controlled into a conductive state to connect the external power supply VDD to the clock buffer B1.例文帳に追加

クロックバッファＢ１にＬレベルを出力させる期間ではトランジスタＰ１を導通状態に制御して外部電源ＶＤＤとクロックバッファＢ１とを接続する。 - 特許庁

A low-side switching drive circuit 50 is constituted of an emitter follower circuit, an input buffer 51, a power supply 52 for driving the emitter follower circuit and the input buffer, and capacitors 53, 54.例文帳に追加

ローサイドスイッチング駆動回路５０は、エミッタフォロワ回路と入力バッファ５１及びこれらを駆動するための電源５２とコンデンサ５３，５４とで構成されている。 - 特許庁

To miniaturize a device and to reduce power consumption by simplifying an additional circuit for controlling the voltage level of the enable terminals of a transmitting buffer and a receiving buffer.例文帳に追加

送信バッファおよび受信バッファのイネーブル端子の電圧レベルを制御するための付加回路を簡単化し装置の小型化および消費電力の低減を図る。 - 特許庁

To promote power saving of a PON system by controlling switching of buffers, relating to an ONU equipped with an internal buffer of small capacity and an external buffer of large capacity.例文帳に追加

小容量の内部バッファと大容量の外部バッファを備えるＯＮＵにおいてバッファの切り替え制御を行なうことにより、ＰＯＮシステムの省電力化を図る。 - 特許庁

The output of the power source disconnection signal transmitting buffer 102 of the inter-frame I/F 62 is turned into 'H' according to pull-up PU in an inter-frame I/F in the next stage, and the power source disconnection signal receiving buffer of the inter-frame I/F in the next stage is informed of this.例文帳に追加

次段の架間Ｉ／Ｆ内のプルアップＰＵにより、架間Ｉ／Ｆ６２の電源断信号送信バッファ１０２の出力は”Ｈ”となり、次段の架間Ｉ／Ｆの電源断信号受信バッファに通知される。 - 特許庁

The power consumption reducing circuit comprises a clock circuit having a clock stop circuit in an LSI chip, i.e., a current gated buffer circuit, and a non-full swing circuit, i.e., a small amplitude buffer circuit 8, wherein the small amplitude buffer circuit 8 comprises a leak prevention buffer circuit 9 for preventing leak at the time of clock stop.例文帳に追加

ＬＳＩチップにおけるクロック停止回路を備えたクロック回路である現用のゲーテッドバッファ回路と、フルスイングしない回路である小振幅バッファ回路８とを有し、当該小振幅バッファ回路８はクロック停止時のリークを止める回路であるリーク防止用バッファ回路９を有する。 - 特許庁

This power amplifier operates, so that the gate capacity of a p-channel power MOSFET 12 can be ignored as the load of a transistor 2 for power amplification by the buffer made of a PNP emitter follower transistor 5.例文帳に追加

ＰＮＰエミッタフォロワートランジスタ5で形成したバッファによりＰチャンネルパワーＭＯＳＦＥＴ１２のゲート容量は電圧増幅用トランジスタ２の負荷として無視できるように動作する。 - 特許庁

Reverse power flow to the incoming power supply system 1, while being discharged from the battery 41 to be tested, is prevented by using either of the two battery packs as a buffer tank for power.例文帳に追加

２台の電池パックのうちの１台を電力のバッファタンクとして使用することで、検査電池４１の放電時における受電電源系統１への逆潮流を防止する。 - 特許庁

When a power supply voltage is not less than the operation guarantee power supply voltage, the current buffer circuit 11 supplies a power supply voltage to the memory circuit 3 synchronously with the release of the reset of the microprocessor 2.例文帳に追加

電源電圧が動作保証電源電圧以上のとき、電流バッファ回路１１は、マイクロプロセッサ２のリセットを解除するのに同期して、メモリ回路３に電源電圧を供給する。 - 特許庁

A fuel cell power supply system includes: a fuel cell generating electric power with hydrogen and oxygen; an electric energy buffer capable of storing electric power generated in the fuel cell; and a control device.例文帳に追加

燃料電池電源システムは、水素と酸素とを用いて発電する燃料電池と、燃料電池の発電電力を蓄電可能な電気エネルギバッファと、制御装置とを備える。 - 特許庁

To enable supplying sufficient power to input/output buffer circuits to which power supply voltages of different voltage levels are supplied, in a smaller power-supply wiring space than before.例文帳に追加

複数の電圧レベルの電源電圧が供給される入出力バッファ回路に対して、従来よりも少ない電源配線スペースで十分な電源供給を可能にする。 - 特許庁

On the other hand, if the supply power source break detecting circuit 4 does not detect supply power source break, the supply power source break detecting circuit 4 writes all the contents of the data buffer 8 in the nonvolatile memory 9.例文帳に追加

一方、供給電源遮断検出回路４により供給電源の遮断が検出されていなければ、データバッファ８の内容を全て不揮発性メモリ９に書き込む。 - 特許庁

A VD1 is supplied to the buffer circuit 31 as a power supply voltage of high potential side through a VD1 power source line 13, and a VS2 is supplied as the power source voltage of low potential side through a VS2 power source line 23.例文帳に追加

バッファ回路３１には、高電位側の電源電圧としてＶＤ１電源線１３を介してＶＤ１を供給し、低電位側の電源電圧としてＶＳ２電源線２３を介してＶＳ２を供給する。 - 特許庁

A VD2 is supplied as the power source voltage of high potential side through a VD2 power source line 22 to the buffer circuit 32, and a VS1 is supplied as a power source voltage of low potential side through a VS1 power source line 14.例文帳に追加

バッファ回路３２には、高電位側の電源電圧としてＶＤ２電源線２２を介してＶＤ２を供給し、低電位側の電源電圧としてＶＳ１電源線１４を介してＶＳ１を供給する。 - 特許庁

While the power of a buffer circuit 6 is kept turned on irrespective of the on or off of the power of the TCXO 1, a control unit 8 controls a switch 2 to cut off the power to the TCXO 1, and simultaneously controls a switch 7 to pull up an input to the buffer circuit 6.例文帳に追加

ＴＣＸＯ１の電源オン／オフに関わらず、バッファ回路６の電源をオンの状態に維持した上、制御部８がスイッチ２を制御してＴＣＸＯ１の電源をオフにするのと同時に、スイッチ７によりバッファ回路６の入力をプルアップする。 - 特許庁

The failure processing by the power source disconnection is executed in the inter-frame I/F in the next stage, and the output of the power source disconnection signal transmitting buffer is held to be 'H'.例文帳に追加

次段の架間Ｉ／Ｆでは、電源断による障害処理が行われると共に、電源断信号送信バッファの出力は”Ｈ”が保持される。 - 特許庁

To provide a buffer circuit that can reduce the power consumption by suppressing an unnecessary through-current flowing between a power supply and a GND during the transition period of an input signal.例文帳に追加

入力信号の遷移期間中に電源−ＧＮＤ間に流れる不要な貫通電流を抑制し、バッファ回路の低消費電力化を図る。 - 特許庁

To suppress the fluctuation of optimum recording power generated when recording power is controlled at the restart of recording in a function for dealing with a buffer underrun in an optical disk recording device.例文帳に追加

光ディスク記録装置でのバッファアンダーラン対応機能における記録再開時の記録パワーコントロール時に生じる最適記録パワーの変動を抑える。 - 特許庁

A Node B determines at least one parameter (e.g., a resource grant, power control information, etc.) based on the power headroom and/or buffer size information.例文帳に追加

ノードＢは電力ヘッドルーム及び／又はバッファサイズ情報に基づいた少なくとも１つのパラメータ（例、リソース許可、電力制御情報等）を判定する。 - 特許庁

The reception buffer 5, the transmission circuit subsequent stage section 4, a power amplifier 3, an output adjustment control 2 and an LF transmission antenna 1 are constituted as a power amplifier built-in transmission antenna unit 100.例文帳に追加

受信バッファ5、送信回路後段部4、パワーアンプ3、出力調整ボリューム2およびLF送信アンテナ1をパワーアンプ内蔵送信アンテナユニット100として構成する。 - 特許庁

Electric charges are supplied from a first power supply voltage to the power source of the input buffer until an input voltage becomes a maximum value in comparison with the input signal.例文帳に追加

入力バッファの電源は、入力信号と比較して入力電圧の最大値となるまで、第１電源電圧から電荷を供給される。 - 特許庁

The MPU obtains the operating state of an I/O power source 19 through a photo-coupler 15c, and holes the short-circuit buffer in the ON state even when the power source is turned off.例文帳に追加

一方、Ｉ／Ｏ電源１９の動作状態をフォトカプラ１５ｃを介して取得し、電源がＯＦＦになっても、短絡バッファをＯＮのままにする。 - 特許庁

After the reset signal is released, the CPU 1 decides whether a power saving flag is present in an internal buffer memory of the power saving control part 19 or not.例文帳に追加

そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。 - 特許庁

Each of a buffer circuit 101 and an inverter circuit 102 is connected to a high level power source wiring HHH and a low level power source wiring LLL.例文帳に追加

バッファ回路１０１およびインバータ回路１０２の各々は、ハイレベル電源配線ＨＨＨおよびローレベル電源配線ＬＬＬに接続される。 - 特許庁