「buffer power」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide an operational tansconductance amplifier for an output buffer, which can reduce the power consumption and enhance the drive capability.例文帳に追加

電力の消費量を減少させ、かつ駆動能力を向上させることができる出力バッファ用演算トランスコンダクタンス増幅器を提供すること。 - 特許庁

The ANC unit (active noise processing unit) 2 is provided with a buffer amplifier 23 and is so constituted that the audio signal amplified by a power amplifier 13 of the audio head unit 1 is subjected to level regulation by the buffer amplifier 23 and is inputted to a mixer 22 and therefore the free exchanging is possible if the unit is the audio head unit containing the power amplifier.例文帳に追加

ＡＮＣユニット（能動的騒音処理ユニット）２にバッファアンプ２３を設け、オーデオヘッドユニット１のパワーアンプ１３で増幅されたオーデオ信号をバッファアンプ２３でレベル調整しミキサ２２に入力するように構成したので、パワーアンプを内蔵するオーデオヘッドユニットであれば自由に交換することができる。 - 特許庁

After a controller 7 has temporarily stored a series of information in a data buffer 8 and finishes writing the series of information in the data buffer 8, if a supply power source break detecting circuit 4 detects supply power source break, the controller 7 stops writing in a nonvolatile memory 9, to prevent the wrong value from being written.例文帳に追加

制御部７は、一連の情報を一旦データバッファ８に格納し、データバッファ８への一連の情報の書込み完了後、供給電源遮断検出回路４により供給電源の遮断が検出されれば、不揮発性メモリ９への書込みを停止し、不正値が書き込まれるを防止する。 - 特許庁

An I/O cell 14 includes a pad 2, an output buffer and input buffer connected to the pad 2, a power supply wiring 3 formed by using the same wiring layer as that of the pad 2, and a clamp diode (an anode region 29 and a cathode region 31) being the protection element connected between the pad 2 and the power supply wiring 3.例文帳に追加

Ｉ／Ｏセル１４は、パッド２と、それに接続する出力バッファおよび入力バッファ、およびパッド２と同じ配線層を用いて形成された電源配線３と、パッド２と電源配線３との間に接続する保護素子であるクランプダイオード（アノード領域２９およびカソード領域３１）とを備える。 - 特許庁

The power transmission device for the small-sized vehicle comprises a starting clutch mechanism 10 and an input torque buffer mechanism 9 arranged on a gearbox shaft 1 so that the power of a prime mover is transmitted directly thereto via the input torque buffer mechanism 9 and the starting clutch mechanism 10 in sequence.例文帳に追加

小型車両の動力伝達装置において、変速機軸１上に発進クラッチ機構10と入力トルク緩衝機構９とが配置され、原動機からの動力が上記入力トルク緩衝機構９および発進クラッチ機構10を順次介して直列に伝達されることを特徴とする小型車両の動力伝達装置。 - 特許庁

Even when the 1st power supply voltage is cut off, as the operating power supply voltage signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage, so the output buffer circuit can be kept in a high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

Even when the 1st power supply voltage is cut off, a signal voltage in the stand-by state is held by the latch circuit which receives the 2nd power supply voltage as the operating power supply voltage, so the output buffer circuit can be kept in an output high impedance state without failure.例文帳に追加

第１の電源電圧が遮断されても、第２の電源電圧を動作電源電圧として受けるラッチ回路により、スタンバイ状態時の信号電圧が保持されており、確実に、出力バッファ回路を出力ハイインピーダンス状態に保持することができる。 - 特許庁

A power supply generating circuit 16 of an input output buffer includes: a transistor Pt 10 connected to a high level power supply VDE; a transistor Nt 13 connected to a low level power supply VSS; and a protection circuit 21 connected between both the transistors Pt 10, Nt 13.例文帳に追加

入出力バッファの電源作成回路１６は、高電位電源ＶＤＥに接続されたトランジスタＰｔ１０と、低電位電源ＶＳＳに接続されたトランジスタＮｔ１３と、両トランジスタＰｔ１０，Ｎｔ１３の間に接続された保護回路２１を備えている。 - 特許庁

A power supply control circuit 12 controls the power supply voltage of the level shift circuit 11 so as to exceed the sum of the power supply voltage of the output buffer circuit 10 and the threshold voltage of the MOS transistors in a partial period of a recovery/reuse cycle in the charge recovery circuit 13.例文帳に追加

電源制御回路１２は、電荷回収回路１３における回収・再利用のサイクルの一部期間において、レベルシフト回路１１の電源電圧が出力バッファ回路１０の電源電圧とＭＯＳトランジスタの閾値電圧との和を超えるように制御する。 - 特許庁

To provide a tolerant buffer circuit and an interface which cause no reverse current from an output terminal to an power supply voltage when the output terminal is at a potential higher than the power supply voltage of the output circuit, or even if the power supply voltage of the output circuit comes to 0 V.例文帳に追加

出力端子が出力回路の電源電圧より高電位である場合や、出力回路の電源電圧が０Ｖになっても出力端子から電源電圧へ電流の逆流入は発生しないトレラントバッファ回路及びインターフェースを提供すること。 - 特許庁

The supercharging system includes a motor 3 to rotate a compressor 1 to compress suction air to be supplied to an engine, a motor driver 4 to control the operation of the motor 3, and a power buffer 8 connected in parallel with a power source 5 to supply power to the motor driver 4.例文帳に追加

エンジンに供給される吸気を圧縮するコンプレッサ１に回転力を与えるモータ３と、このモータ３の動作を制御するモータドライバ４と、モータドライバ４に電力を供給する電源部５に並列に接続された電力バッファ８とを備えた。 - 特許庁

According to whether a positive power supply voltage and a negative power supply voltage are symmetric or asymmetric, a gammer buffer which operates with the positive power supply voltage and a ground voltage, and a gamma buffer which operates with the ground voltage and the negative voltage, are provided and selectively used for gamma buffers placed at a border area of the upper gamma voltage range and the lower gamma voltage range.例文帳に追加

ソースドライバーでポジティブ電源電圧とネガティブ電源電圧が非対称的または対称的な関係になることに対応して、上位ガンマ電圧範囲と下位ガンマ電圧範囲の境界領域に位置したガンマバッファーにポジティブ電源電圧と接地電圧に動作するガンマバッファーと、接地電圧とネガティブ電源電圧に動作するガンマバッファーを具備して選択的に使用する。 - 特許庁

To provide a two-output type TCXO having an excellent frequency characteristic and starting characteristic capable of electric-power saving, by solving a problem of power consumption of a buffer circuit of TCXO, providing the TCXO with a CMOS inverter buffer circuit, and optimizing the frequency characteristic and the starting characteristic of the buffer circuit in the two-output type TCXO.例文帳に追加

本発明は２出力型のＴＣＸＯにおいて前記ＴＣＸＯのバッファ回路が電力を消費する問題点を解決し、前記ＴＣＸＯがＣＭＯＳインバータバッファ回路を備えると共に、該バッファ回路の周波数特性及び起動特性を最適化したので、周波数特性及び起動特性に優れ省電力できる２出力型ＴＣＸＯを提供することを目的とする。 - 特許庁

To suppress the transitional continuation of the oscillation of a TCXO (temperature compensated crystal oscillator) caused by the feedback of a residual voltage of a buffer circuit inputted to a power line of the TCXO that occurs when turning off the power of the TCXO when not used to suppress constant power consumption, to reduce power consumption.例文帳に追加

定常的な電力消費を抑える目的で、ＴＣＸＯの非使用時にＴＣＸＯの電源をオフにするとき、バッファ回路入力の残留電圧がＴＣＸＯの電源ラインに帰還されることによって生じる過渡的な発振状態の継続を抑え、電力消費を低減する。 - 特許庁

To provide an input/output buffer circuit which stops supplying power to a portion or the whole of a circuit not in operation and reduces the power consumption for a semiconductor device which operates with power having a higher voltage than its power.例文帳に追加

自分自身の電源の電圧よりも高い電圧の電源で動作する半導体装置と混在して用いられる可能性のある半導体装置において、動作していない回路の一部もしくは全部に対して電源の供給を停止し、その消費電力を削減することができる入出力バッファ回路を提供する。 - 特許庁

The packet communication equipment 103 directly reports the renewal of data in the case that the power source 104c of the information terminal is turned on and stores the packets in a data buffer 103a, turns on the power source of the information terminal 104 in a power source control part 103b and then transmits the database renewal information in the case that the power source is not turned on.例文帳に追加

パケット通信装置１０３は、情報端末の電源１０４ｃが入っている場合は直接データの更新を通知し、入っていない場合はデータバッファ１０３ａにパケットを蓄積しておき、電源制御部１０３ｂで情報端末１０４の電源を立ち上げた後、データベース更新情報を伝達する。 - 特許庁

The receiving IC 72 has a buffer 75, driven with power supplied from an external power supply to output a signal transmitted from the transmitting side substrate, according to the electromotive force induced in the antenna 73.例文帳に追加

受信用IC７２は、外部の電源から供給される電力により駆動し、アンテナ７３が発生した誘導起電力に応じて、送信側基板から送信される信号を出力するバッファ７５を有している。 - 特許庁

To provide a semiconductor integrated circuit operated under the reception of a plurality of power supply voltages wherein no through-current is made to flow to a next stage circuit when no power supply voltage is applied to an input buffer.例文帳に追加

複数の電源電圧が供給されて動作する半導体集積回路において、入力バッファに電源電圧が供給されていない場合に、次段回路に貫通電流が流れないようにする。 - 特許庁

To provide a power module substrate with a heat sink and a power module with a heat sink capable of increasing junction reliability during a heat cycle, by preventing the concentration of stress at the corner of a buffer layer and also by reducing the heat resistance.例文帳に追加

緩衝層の角部の応力集中を抑え、また熱抵抗を低減して、熱サイクル時における接合信頼性を高めることができるヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュールを提供する。 - 特許庁

Accordingly, when there is a command desired to be given priority over the other commands and transmitted to a sub control board, by storing it in the power restoration command buffer, the command is given priority over the other commands stored in the command buffer and transmitted to the sub control board.例文帳に追加

よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁

A voltage at which an intermediate voltage between a high level voltage and a low level voltage of a phase comparison output outputted from the phase comparator 1 is nearly equal to an input voltage given to the buffer circuit 2 is selected as a power supply voltage of the buffer circuit 2.例文帳に追加

ここで、位相比較器１から出力される位相比較出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路２の入力電圧のほぼ閾値となる電圧をバッファ回路２の電源電圧とする。 - 特許庁

The power unit for driving liquid crystal display device is equipped with a plurality of buffer circuits BO-B2 for generating a plurality of voltages V0-V2 on the high voltage side and a plurality of buffer circuits B3, B4 for generating a plurality of voltages V3, V4 on the low voltage side.例文帳に追加

液晶表示装置駆動用電源装置は、高電圧側の複数の電圧Ｖ０〜Ｖ２を発生する複数のバッファ回路Ｂ０〜Ｂ２と、低電圧側の複数の電圧Ｖ３、Ｖ４を発生する複数のバッファ回路Ｂ３、Ｂ４とを有する。 - 特許庁

In the second state where the signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned off, and the pull-down circuit 5 is turned on, if the input level of the output buffer 2 is in a low state, it is determined that the output terminal 3 is not short-circuited to a power supply line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オフ、プルダウン回路５オン、の第２状態において、入力バッファ２の入力レベルがＬＯＷであれば、出力端子３の電源ラインへの短絡無しと判定する。 - 特許庁

The power source unit for driving liquid crystal display device is equipped with a plurality of buffer circuits B0-B2 for generating a plurality of voltages V0-V2 on the high voltage side and a plurality of buffer circuits B3, B4 for generating a plurality of voltages V3, V4 on the low voltage side.例文帳に追加

液晶表示装置駆動用電源装置は、高電圧側の複数の電圧Ｖ０〜Ｖ２を発生する複数のバッファ回路Ｂ０〜Ｂ２と、低電圧側の複数の電圧Ｖ３、Ｖ４を発生する複数のバッファ回路Ｂ３、Ｂ４とを有する。 - 特許庁

Accordingly, when there is the command desired to be transmitted in preference to the other commands to a sub control board, the command is stored in the power restoration command buffer, so that the command can be transmitted to the sub control board in preference to the other commands stored in the command buffer.例文帳に追加

よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁

The power unit for driving a liquid crystal display is equipped with a plurality of buffer circuits BO to B2 for generating a plurality of voltages V0 to V2 on the high voltage side, and a plurality of buffer circuits B3 and B4 for generating a plurality of voltages V3 and V4 on the low voltage side.例文帳に追加

液晶表示装置駆動用電源装置は、高電圧側の複数の電圧Ｖ０〜Ｖ２を発生する複数のバッファ回路Ｂ０〜Ｂ２と、低電圧側の複数の電圧Ｖ３、Ｖ４を発生する複数のバッファ回路Ｂ３、Ｂ４とを有する。 - 特許庁

Consequently, when there is a command to be sent to a subsidiary control board prior to other commands, by storing the command in the power restoration command buffer, the command can be sent to the subsidiary control board prior to other commands to be stored in the command buffer.例文帳に追加

よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁

The electric power unit for driving the liquid crystal display unit has a multiplicity of buffer circuits B0 to B2 for generating a multiplicity of high output voltages V0 to V2 and a multiplicity of buffer circuits B3 and B4 for generating a multiplicity of low output voltages V3 and V4.例文帳に追加

液晶表示装置駆動用電源装置は、高電圧側の複数の電圧Ｖ０〜Ｖ２を発生する複数のバッファ回路Ｂ０〜Ｂ２と、低電圧側の複数の電圧Ｖ３、Ｖ４を発生する複数のバッファ回路Ｂ３、Ｂ４とを有する。 - 特許庁

In the latch-up prevention circuit for different power supply connection that interconnects different power supply sections for the receiving end device and a transmission end device, a buffer circuit 19 is provided between a receiving end device power supply 11 and a gate section of a 1st P-channel MOS transistor being an output control TR of the transmission end device.例文帳に追加

受端デバイスと送端デバイスの異なった電源供給部を接続する異電源接続におけるラッチアップ防止回路において、受端デバイス用電源１１と送端デバイスの出力制御用トランジスタである第１のｐＭＯＳトランジスタ１３のゲート部との間に、バッファ回路１９を有する。 - 特許庁

A semiconductor integrated circuit 200 comprises a power line 10, a power resistance 11, a grounding line 12, a grounding resistance 13, output buffer circuits 14, 15 and 16, a power terminal PVdd, a grounding terminal PVss, output terminals PO1, PO2 and PO3, and lead terminals 17 and 18.例文帳に追加

半導体集積回路２００は、電源線１０、電源抵抗１１、接地線１２、接地抵抗１３、出力バッファ回路１４，１５，１６、電源端子ＰＶｄｄ、接地端子ＰＶｓｓ、出力端子ＰＯ１，ＰＯ２，ＰＯ３、及びリード端子１７，１８を含んで構成される。 - 特許庁

The elastic layer 220 elastically deforms so as to fasten the adhesive layer 210 to the section to be driven of the mounting person and to buffer the transmission of assisting power between the adhesive layer 210 and the power transmission layer 230 when the assisting power of the mounting type operation assisting device increases.例文帳に追加

弾性層２２０は、密着層２１０を装着者の被駆動部位に締付けると共に、装着式動作補助装置の補助動力が増大した場合には密着層２１０と動力伝達層２３０との間の補助動力の伝達を緩衝するように弾性変形する。 - 特許庁

When a pattern matching part 9 decides that power supply OFF pattern data received by a receiving buffer 7 from the other computer system coincides with self-power supply OFF pattern data of a pattern storing part 8, it generates a pattern data coincidence signal and gives it to a power supply OFF instruction signal generating part 10.例文帳に追加

パターンマッチング部９は、受信バッファ７が他のコンピュータシステムから受けた電源ＯＦＦパターンデータとパターン記憶部８の自己の電源ＯＦＦパターンデータとが一致すると判断した時には、パターンデータ一致信号を発生して電源ＯＦＦ指示信号発生部１０に与える。 - 特許庁

As a source voltage switching section which performs switching between a first potential Vcc_H and a second potential Vcc_L based on a power supply pulse DS from a power supply scanning line 105DS, a buffer circuit 530 with inverter constitution is provided between the power supply scanning line 105DS and a drain end D of the driving transistor.例文帳に追加

電源走査線１０５DSと駆動トランジスタ１２１のドレイン端Ｄとの間に、電源走査線１０５DSからの電源走査パルスDSに基づき第１電位Ｖcc_Hと第２電位Ｖcc_Lとを切り替える電源電圧切替部としてインバータ構成のバッファ回路５３０を設ける。 - 特許庁

An output pattern generating circuit 22 converts the binary image data from the line buffer 21 to multi-value image data and converts this image data to second resolving power higher than first resolving power and subsequently converts the second resolving power to binary image data to output this image data to a printer engine 10 through an engine I/F 8.例文帳に追加

出力パターン発生回路２２は、ラインバッファ２１からの２値のイメージデータを多値のイメージデータに変換し、それを第１の解像度よりも高い第２の解像度に変換した後、２値のイメージデータに変換し、エンジンＩ／Ｆ８を介してプリンタエンジン１０に出力する。 - 特許庁

The output buffer has a first output portion connected to a fixed power source and a second output portion connected to a pulse power source and outputs one of the two pulses from the first output portion and outputs the other by extracting a pulse supplied from a pulse power source by the second output portion.例文帳に追加

出力バッファは、固定電源に接続した第一出力部とパルス電源に接続した第二出力部と備え、二発のパルスの一方は第一出力部から出力し、他方はパルス電源から供給されるパルスを第二出力部で抜き取って出力する。 - 特許庁

The current path 159(j) reduces the electrostatic breakdown of an amplifier circuit 152a(j) and a buffer 156a(j) included in an X side level shifter 152 by the static electricity generated in the one one power supply line of the 3X side power supply line 503a and the 4X side power supply line 504a.例文帳に追加

電流経路１５９（ｊ）は、第３Ｘ側電源線５０３ａ及び第４Ｘ側電源線５０４ａのうち一方の電源線で発生した静電気によってＸ側レベルシフタ１５２に含まれる増幅回路１５２ａ（ｊ）及びバッファ１５６ａ（ｊ）が静電破壊されることを低減する。 - 特許庁

To improve an operation response in relation to a user by reducing power consumption and suppressing decrease of battery residual quantity when mounting an HDD and a buffer memory.例文帳に追加

ＨＤＤとバッファメモリを搭載している場合において、消費電力を低減してバッテリ残量低下を少なくし、ユーザからみた操作レスポンスの向上を図る。 - 特許庁

To provide a power transmission mechanism capable of preventing the generation of vibration in a rotating direction and the generation of collision noise even if permanent deflection of a buffer rubber is generated in a compressing direction thereof.例文帳に追加

緩衝ゴムが圧縮方向に永久歪みを生じた場合でも、回転方向の振動や衝突音を発生させることのない動力伝達装置を提供する。 - 特許庁

To provide semiconductor devices of a broad buffer structure doubly having a high-speed, low-loss characteristic and a soft recovery property, and also to provide electric-power conversion device mounted with the semiconductor devices.例文帳に追加

高速・低損失であると同時に、ソフトリカバリー特性をも兼ね備えるブロードバッファ構造の半導体装置と、これらを搭載する電力変換装置を提供する。 - 特許庁

To provide a fuel cell device capable of inhibiting stay of air bubbles in a buffer tank, supplying a fuel of desired concentration constantly, and achieving improvement of power generation efficiency.例文帳に追加

バッファータンク内の気泡溜まりを防止し、所望濃度の燃料を安定して供給し、発電効率の向上を図ることが可能な燃料電池装置を提供する。 - 特許庁

By using a resistor 32 as a load of a pMOS transistor 31 at the initial stage of the output buffer part 30, a resistance against overshooting of power voltage is improved.例文帳に追加

出力バッファ部３０の初段においてｐＭＯＳトランジスタ３１の負荷を抵抗３２とすることにより、電源電圧のオーバーシュートに対する耐性を向上させる。 - 特許庁

The lens power changes in synchronization with a scan controller 8, and is fixed to a constant value for every frame integrated on the frame buffer of a picture integrator 9.例文帳に追加

このレンズ強度は、走査制御器８と同期して変化し、画像積算器９のフレームバッファ上で画像積算される１フレームごとに一定値に固定されている。 - 特許庁

According to the parameters, a clock buffer arrangement position calculating means 2 determines arrangement and an arrangement quantity calculating means 3 calculates the quantity of clock buffers arranged between the power bus lines.例文帳に追加

このパラメータに基づきクロックバッファ配置位置算出手段で配置を決め、配置数量算出手段で電源バスライン間に配置されるクロックバッファの数量を計算する。 - 特許庁

To provide an output buffer circuit capable of changing the rate of change in an output charge/discharge current affecting a power supply system as a noise and partly causing malfunctions or the like.例文帳に追加

ノイズとして電源系に影響し、誤動作等の原因の１つとなる出力充放電電流の変化率を切り換え可能な出力バッファ回路を提供する。 - 特許庁

When the memory controller cannot acquire data for satisfying a memory request from the prefetch buffer, the main memory is switched to an active power state and the prefetch logic is called.例文帳に追加

メモリ・コントローラがプリフェッチ・バッファからメモリ要求を満足させるデータを取得できない場合、主メモリはアクティブな電力状態に切り替えられ、プリフェッチ・ロジックが呼び出される。 - 特許庁