「buffer power」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide an output buffer capability control circuit which can eliminate small characteristic deviation or the like liable to occur when a semiconductor is manufactured and when a device is used and in which power consumption is also small.例文帳に追加

半導体製造時や装置使用時に生じがちな微細な特性ズレ等をソフトウェア変更により解決可能で、電力消費も少ない出力バッファ能力制御回路を提供する。 - 特許庁

To solve the problem that power consumption is increased since an output buffer or the like becomes required double as compared to the case using a single phase circuit when an output circuit of an interface circuit is composed of a differential circuit.例文帳に追加

インターフェイス回路の出力回路が差動回路により構成されている場合、単相回路である場合に比べ出力バッファ等が倍必要になり、消費電力の増加を招いてしまう。 - 特許庁

When the data amount in the buffer memory becomes the specified amount or larger, the power supplied to the spindle motor is interrupted by the micro-computer and the data are read out till the out of synchronizm of PLL is generated while making the motor rotate by the inertia.例文帳に追加

マイコンはバッファメモリのデータ量が一定量以上になったらスピンドルモータに供給する電力を遮断し、惰性で回転させながら、ＰＬＬの同期が外れるまでデータの読み出しを行う。 - 特許庁

A reproducing system current source 413 outputs a current in which a reproducing power setting current 401 is amplified by an input current buffer 411 in accordance with ON/OFF of a switch connected to the current source.例文帳に追加

再生系電流源４１３は、再生パワー設定電流４０１を入力電流バッファ４１１で増幅した電流を、電流源に接続されたスイッチのオン・オフに応じて出力する。 - 特許庁

To provide a semiconductor device which prevents noise generated in output buffer from being transmitted to other output buffers, and can stably supply power to each of the output buffers.例文帳に追加

出力バッファにおいて発生したノイズが、他の出力バッファに伝搬することを防止し、且つ各出力バッファに安定した電源供給を行うことが可能な半導体装置を提供する。 - 特許庁

The gate terminal level of a first load transistor connected to an external resistor, whose impedance is specified is controlled, so that the voltage of the connection node becomes 1/2 the drive power supply voltage of an output buffer circuit.例文帳に追加

インピーダンス指定の外部抵抗に接続される第１の負荷トランジスタのゲート端子レベルを、それらの接続ノードが出力バッファ回路の駆動電源電圧の１／２になるように制御する。 - 特許庁

A comparator 230 compares the buffer voltage with the reference voltage from a DC power supply 220, to generate high or low-level comparison voltage to apply the same to the positive electrode via a lead wire 161.例文帳に追加

比較器２３０は、当該バッファ電圧を直流電源２２０からの基準電圧と比較してハイレベル或いはローレベルの比較電圧を発生しリード線１６１を介し正側電極に印加する。 - 特許庁

To provide a determination method for desmosine and/or isodesmosine which has good separative power and good sensitivity even when the amount of a sample is small, and does not use a phosphoric acid buffer or sodium dodecylsulfate (SDS).例文帳に追加

少量の試料でも感度が良好であり、分離能に優れ、リン酸バッファーやドデシル硫酸ナトリウム（ＳＤＳ）を用いる必要がないデスモシンおよび／またはイソデスモシンの定量方法の提供。 - 特許庁

Input of two buffer circuits constituting a latch circuit receive different voltage depending on capacity coupling effect of a ferroelectric capacitor or capacity division of the ferroelectric capacitor before connection of a power source.例文帳に追加

ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、強誘電体キャパシタの容量カップリング効果または強誘電体キャパシタの容量分割により異なる電圧を受ける。 - 特許庁

The provided analog signal buffer is connected between a photoelectric conversion element for conversion to an analog signal and an analog signal processing circuit for converting the analog signal to a digital signal, and is equipped with circuit means for blocking the reverse current from being induced within the analog signal buffer when the output power from the photoelectric conversion element is lowered.例文帳に追加

本発明は、アナログ信号に変換する光電変換素子と、アナログ信号をデジタル信号に変換するアナログ信号処理回路との間に接続され、光電変換素子の出力電力の低下時にアナログ信号バッファ内に生じる逆電流を阻止する回路手段と備えるアナログ信号バッファを提供する。 - 特許庁

The switched mode power supply system further comprises a current injection module 12, which causes current imbalance in a center point PMC of the two buffer capacitors CB1, CB2; and a balancing circuit 15 one end of which is connected to the center point PMC of the two buffer capacitors CB1, CB2 to balance leak currents of the capacitors.例文帳に追加

スイッチモード電源システムはさらに二つのバッファコンデンサＣＢ１、ＣＢ２の中央点ＰＭＣに電流不平衡を生じさせる電流注入モジュール１２と、一端が二つのバッファコンデンサＣＢ１、ＣＢ２の中央点ＰＭＣに接続されコンデンサのリーク電流を平衡させる平衡回路１５を備える。 - 特許庁

Printing subject data received by the communication control part 12 in the power saving mode are stored in a buffer memory MEM so that the content of the buffer memory is transferred by a DMA 21 to the DMA transfer addressee on a RAM 15 set by the communication control part 12 at the time initialization of a memory controller 14 is finished.例文帳に追加

省電力モードにあるときに、通信制御部１２が受信した印刷対象データは、バッファメモリＭＥＭに格納され、メモリコントローラ１４の初期化が完了した段階で、通信制御部１２が設定されたＲＡＭ１５上のＤＭＡ転送先に対してバッファメモリＭＥＭの内容をＤＭＡ２１によって転送させる。 - 特許庁

To provide an output buffer circuit in which a slew rate increasing part constituted of a switching element is added, so that an output voltage having a high slew rate is obtained even through a smaller amount of a bias current than that required in a conventional output buffer, thereby preventing much power from being consumed.例文帳に追加

スイッチング素子からなるスルーレート増加部を追加することによって、従来の出力バッファ回路において求められていたバイアス電流より少ない量のバイアス電流のみでも高スルーレートの出力電圧を得ることができ、これにより多い量の電力が消費されるのを防止できる出力バッファ回路を提供する。 - 特許庁

Even if the ON-resistance of the output buffer itself is varied due to the variations, or the like, in the temperature or power supply voltage, the output current of the output buffer is determined by the current control transistor and a current to flow to the current control transistor is controlled by the output current control circuit so as to lie within a fixed range.例文帳に追加

温度や電源電圧の変動等により出力バッファ自体のオン抵抗が変動したとしても、出力バッファの出力電流は、電流制御トランジスタにより決まり、電流制御トランジスタに流れる電流は出力電流制御回路によって一定の範囲内に収まるように制御される。 - 特許庁

To provide a means for generating an analog S-letter smooth speed command that is not abbreviated, and a means for generating an S-shaped smooth buffer speed command, and generate an S-letter smooth buffer position command used for fixed-point computers having low calculation power and a small number of bits.例文帳に追加

本発明は、本当の、簡略でないアナログのＳ字の滑らかな速度指令を発生させる手段と、Ｓ字の滑らかなバッファ速度指令を発生させる手段と、計算力が低くビットが少ない固定小数点の計算機用に使用される、Ｓ字の滑らかなバッファ位置指令を発生させる装置を提供する。 - 特許庁

When an Hi (negate) fixed power only set signal is input to an input buffer part 14 provided in a semiconductor integrated circuit device, an H pulse delay circuit 17 delays a signal output from a Schmidt input buffer 16 by an optional time to output the signal to an H pulse RC filter circuit 18.例文帳に追加

半導体集積回路装置に設けられた入力バッファ部１４にＨｉ（ネゲート）固定のパワーオンリセット信号が入力されている場合、Ｈパルスディレイ回路１７は、シュミット入力バッファ１６から出力された信号を任意の時間遅延してＨパルスＲＣフィルタ回路１８に出力する。 - 特許庁

By converting an output voltage obtained from the floating diffusion of a solid-state imaging device into current signals, shifting a DC level by using the current signals, lowering the power supply voltage and outputting it from a drive circuit, the power supply voltage of the output buffer circuit is lowered and power consumption is reduced without lowering the conversion efficiency and the frequency characteristics.例文帳に追加

固体撮像素子のフローティングディフュージョンから得られる出力電圧を電流信号に変換し、該電流信号を用いて直流レベルシフトして電源電圧を下げて駆動回路から出力することにより、変換効率や周波数特性を低下させることなく、出力バッファ回路の電源電圧を下げて消費電力を削減する。 - 特許庁

An output buffer circuit includes an output section 1 with variable driving power, a filter section 2 identifies a frequency component contained in an input signal to be input to the output section 1, and a driving power control section 3 dynamically varies the driving power of the output section 1 in accordance with a band of the frequency component identified by the filter section 2.例文帳に追加

出力バッファ回路は、駆動力が可変である出力部１を備え、フィルタ部２が、出力部１へ入力される入力信号に含まれる周波数成分を識別し、駆動力制御部３が、フィルタ部２により識別された周波数成分の帯域に応じて、出力部１の駆動力を動的に変化させる。 - 特許庁

A reference voltage circuit 6 supplies a reference voltage VDDR in which a first power supply voltage VDD to be supplied from a first power supply terminal 10 is reduced at a predetermined potential, to a buffer circuit 5 as a voltage for electrically short-circuiting between first and second power supply terminals 10 and 11 while controlling a transistor 7 (clamp element) in an on-state.例文帳に追加

基準電圧回路６は、トランジスタ７（クランプ素子）をオン状態に制御して第１及び第２電源端子１０，１１間を電気的に短絡させるための電圧として、該第１電源端子１０から供給される第１電源電圧ＶＤＤを所定電位にて降圧した基準電圧ＶＤＤＲをバッファ回路５に供給する。 - 特許庁

The buffer circuit 20 comprises a transistor 21 for inputting a signal to the emitter from the input protective circuit and outputting from the collector, a resistor 22 connected between a power source 23 and the collector, a constant current source 25 connected between the power source 24 and the emitter, and a constant voltage source 26 connected between the power source 24 and the base.例文帳に追加

入力バッファ回路２０は、入力保護回路の出力をエミッタに入力しコレクタから出力するトランジスタ２１と、電源２３とコレクタとの間に接続された抵抗２２と、電源２４とエミッタとの間に接続された定電流源２５と、電源２４とベースとの間に接続された定電圧源２６とから構成する。 - 特許庁

This output buffer has a pull-up element for pulling up an output terminal to first power supply voltage at the time of turn-on, and a pull-down element for pulling down the output terminal to second power supply voltage that is at a level lower than the first power supply voltage at the time of the turn-on.例文帳に追加

出力バッファは、ターンオン時に出力端子を第１電源電圧にプルアップするためのプルアップ素子(MPU)と、ターンオン時に出力端子を第１電源電圧より低いレベルの第２電源電圧にプルダウンするためのプルダウン素子(MPD)と、待機モードではプルアップ素子及び、プルダウン素子(MPD)をターンオフ状態に維持して出力端子をハイインピーダンス状態に維持する。 - 特許庁

Accordingly, a creeping-round to the clock buffer 13 of the power-supply noises is inhibited not only when the power-supply noises are generated in other circuits 14 to 16 in the semiconductor integrated circuit SC but also when the potential is fluctuated at the power-supply voltage supplied to other circuits 14 to 16 in the semiconductor package SP.例文帳に追加

従って、半導体集積回路ＳＣ内において、その他の回路１４〜１６に電源ノイズが発生した場合のみでなく、半導体パッケージＳＰ内において、その他の回路１４〜１６に供給される電源電圧に電位変動が生じた場合であっても、その電源ノイズがクロックバッファ１３に回り込むことが抑制される。 - 特許庁

The buffer circuit includes an N-channel transistor, having an input electrode connected to the second power supply node, and a control electrode connected to the output node of the charge pump, and a first constant current source, disposed in between a first power supply node and the output electrode of the N-channel transistor.例文帳に追加

バッファ回路は、第２の電源供給ノードに入力電極が接続され、前記チャージポンプの出力ノードに制御電極が接続されたＮチャネルトランジスタと、第１の電源供給ノードとＮチャネルトランジスタの出力電極との間に配置された第１の定電流源とを有する。 - 特許庁

To provide a semiconductor integrated circuit activated under application of a plurality of power supply voltages, wherein a through-current is prevented from being generated when no power supply voltage is applied to an input buffer while suppressing the reduction in an operating speed of an input circuit and the increase in a substrate area to the utmost.例文帳に追加

複数の電源電圧が供給されて動作する半導体集積回路において、入力回路の動作速度の低下や基板面積の増加をできるだけ抑えながら、入力バッファに電源電圧が供給されていない場合の貫通電流の発生を防止する。 - 特許庁

A power-on reset circuit (8E) inputs the power supply voltage detection signal, indicates initial setting operation of the internal circuit at prescribed timing, and makes the external input and output buffer circuit (8F) change to the operable state from high impedance state responding to the end of initial setting operation of the internal circuit.例文帳に追加

パワーオンリセット回路（８Ｅ）は、前記電源電圧検出信号を入力し、所定のタイミングで前記内部回路の初期設定動作を指示し、前記内部回路の初期設定動作の完了に応答して、外部入出力バッファ回路（８Ｆ）を高インピーダンス状態から動作可能な状態にする。 - 特許庁

A device power supply area 120 which is unitarily power-controlled includes a general DMA controller 132 for transferring PCM data stored in a buffer memory, each peripheral device 134 of the DMA controller, and a system controller 124 which transmits a DMA transfer request.例文帳に追加

一元に電源制御がなされるデバイス電源領域１２０において、バッファメモリに格納されたＰＣＭデータを転送可能な汎用ＤＭＡコントローラ１３２、該汎用ＤＭＡコントローラの各周辺デバイス１３４、ＤＭＡ転送要求を伝達するシステムコントローラ１２４が設けられている。 - 特許庁

As a specific technique, there are provided methods for (A) providing on-chip bypass capacitance for the control circuit to separate power feeding routes of the control circuit and the output buffer in an AC manner and (B) designing (inserting resistance) in such a manner that the vibration mode of electric parameter noise in the power feeding route becomes over-attenuation.例文帳に追加

具体的な手法は、（Ａ）制御回路用のオンチップバイパスキャパシタンスを設け、AC的に制御回路と出力バッファの給電経路を切り分ける方法、と（Ｂ）給電経路の電気パラメータノイズの振動モードが過減衰になるような設計（抵抗の挿入）をする方法がある。 - 特許庁

To provide an output buffer circuit that can reduce the level of a through current in simultaneous switching, reduce necessary current capacity of a power source, and suppress the through current irrelevantly to an external load when applied to a plurality of output buffers connected in parallel between a power supply terminal and a reference potential point.例文帳に追加

電源端子と基準電位点間に並列接続される複数の出力バッファに適用した場合、同時スイッチング時における貫通電流の大きさを減少でき、電源の電流容量が少なくて済み、また外部負荷によらず貫通電流を抑制可能とする。 - 特許庁

The implementation of active voltage positioning (AVP) improved for a power source of a microprocessor or the like includes an AVP circuit separated from a power source error amplifier 42 by a buffer amplifier 62 having parallel RC feedback circuits 64, 66 controllably adjusting a transient response.例文帳に追加

マイクロプロセッサ等の電源のための改良されたアクティブ電圧ポジショニング（ＡＶＰ）の実施は、過渡応答を制御可能に調整する並列ＲＣフィードバック回路６４，６６を有するバッファ増幅器６２により、電源誤差増幅器４２から分離されたＡＶＰ回路を含む。 - 特許庁

When a synchronizing signal (b) is not detected by monitoring the synchronizing signal (b) from the host 1 with a synchronizing signal monitoring circuit 5, the supplying of power source to a liquid crystal display 8 and a back light 9 is interrupted by allowing the synchronizing signal monitoring circuit 5 to transmit a stop signal (h) to a buffer circuit 6 and a power circuit 7.例文帳に追加

ホスト１からの同期信号ｂを同期信号監視回路５で監視し、同期信号ｂが検出されないとき、停止信号ｈをバッファ回路６と電源回路７とに送信して、液晶ディスプレイ８とバックライト９への電源供給を遮断する。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

The control device, when the target value I_CMD is in a regenerative charging state, makes increase power generation of the fuel cell by decreasing the command value I_REF in the prescribed percentage eduction to make treat surplus hydrogen, and makes store electric power generated when the surplus hydrogen is treated in the electric energy buffer.例文帳に追加

前記制御装置は、目標値Ｉ_ＣＭＤが回生充電状態である場合に、指令値Ｉ_ＲＥＦを所定の減少率で低下させることで燃料電池に多く発電させて余剰水素を処理させ、余剰水素を処理した際の発電電力を電気エネルギバッファに蓄電させる。 - 特許庁

To provide a power supply device to an electric mobile vehicle in which the power supply to a control system is not interrupted even when the mobile vehicle enters and stops in a buffer section immediately before a junction of rails during the rail switching period, the recovery processing for re-starting the travel is easy, and the operational efficiency is not degraded.例文帳に追加

レールの切り替え期間中に、レールの分岐合流点直前のバッファ区間に、自走車が進入して停止しても制御系への給電が遮断されず、走行を再開する為の復帰処理が容易で、運用効率が低下しない電動式自走車への給電装置の提供。 - 特許庁

A buffer 14 of a charge pump circuit 13 generates a driving signal /ϕ, ϕ by the oscillation signal, drives capacitors C1, C2, and gives voltage potential higher than power source Vcc to a gate of an n-channel MOSFET Q1.例文帳に追加

チャージポンプ回路１３のバッファ１４は、発振信号によって駆動信号／φ、φを生成し、キャパシタＣ１、Ｃ２を駆動してＮチャネル型ＭＯＳＦＥＴＱ１のゲートに電源Ｖｃｃより高い電位を与える。 - 特許庁

The protection control measurement devices 1-4 are configured to avoid locking of a protection control measurement function according to the required performance of a power system 7 until the buffering period of the buffer processing sections 1c-4c is completed.例文帳に追加

保護制御計測装置１〜４は、バッファ処理部１ｃ〜４ｃのバッファ時間が終了するまでは、電力系統７の要求性能に沿った保護制御計測機能のロックを回避するように構成されている。 - 特許庁

Low power consumption operation of an ONU with preventing omission of data is implemented in a PON system by selecting sleep time on the basis of referring link speed and queue buffer capacity of each of an OLT and the ONU.例文帳に追加

ＰＯＮシステムにおいて、ＯＬＴ及びＯＮＵそれぞれのリンク速度とキューバッファ容量を参照しスリープタイムを選択することでデータの欠落を防ぎつつＯＮＵの低消費電力動作が実現する。 - 特許庁

Power overflow of the battery to be tested from the buffer battery is prevented, by taking advantage of the fact that the conversion efficiency of the two regenerative DC/DC charge and discharge devices 31 and 32 is less than 100%, at regeneration.例文帳に追加

回生時に、２台のＤＣ／ＤＣ回生充放電装置３１，３２の変換効率が１００％以下であることを利用して、検査電池の電力がバッファ電池からオーバーフローすることを防止する。 - 特許庁

A buffer circuit is provided so that an idling current is supplied to an output node of the current detection transistor, and that an output voltage of the power transistor and an output voltage of the current detection transistor become a virtual same potential.例文帳に追加

その電流検出トランジスタの出力ノードにアイドリング電流を供給し、且つパワートランジスタの出力電圧と電流検出トランジスタの出力電圧が仮想同電位となるようにバッファ回路を設ける。 - 特許庁

A 3.3 V group output buffer circuit 4 receives the output signal S1 and outputs an output signal S4 in response to a control signal S7b that denotes the external power supply voltage VEXT is equal to or lower than the prescribed value.例文帳に追加

３．３Ｖ系出力バッファ回路４は、出力信号Ｓ１を受け、外部電源電圧Ｖ_EXTが所定値に等しいかそれより低いことを示す制御信号Ｓ７ｂに応じて出力信号Ｓ４を出力する。 - 特許庁

To provide a gas supply device capable of minimizing a buffer tank installation space, securing a gas supply flow rate without increasing power of an auxiliary machine, and effectively inhibiting pulsation of the supplied gas.例文帳に追加

バッファタンク設置スペースを最小限にし、また補機動力を増加することなくガスの供給流量を確保すると共に、供給されるガスの脈動を効果的に抑制できるガス供給装置を提供することにある。 - 特許庁

To provide a power steering device for a vehicle for irregular ground traveling capable of preventing influence of exhaust heat and damage due to a jumping stone from a road surface, while avoiding an interference with a buffer, when arranging a driving motor.例文帳に追加

駆動モータを配置する場合に、緩衝器との干渉を回避しつつ排気熱による影響及び路面からの跳ね石による損傷を防止できる不整地操向用車両のパワーステアリング装置を提供する。 - 特許庁

To secure high holding power between a mounting hole and an anchor even in a compact buffer having an inner diameter of the mounting hole of 6mm or less, and to reduce operation load in inserting and locking the anchor into the mounting hole.例文帳に追加

取付け孔の内径が6mm以下といった小サイズの緩衝体であっても、この取付け孔とアンカーとの間に高い保持力を確保し、かつ、アンカーを取付け孔に挿入してロックするまでの操作荷重も軽減する。 - 特許庁

To provide a semiconductor integrated circuit, capable of suppressing the variation of an operation delay time due to local power source fluctuations to be small with respect to the clock buffer of a clock supplying system using simple circuit constitution.例文帳に追加

簡単な回路構成によってクロック供給系のクロックバッファに対して局部的な電源変動による動作遅延時間のばらつきを小さく抑えることができる半導体集積回路を提供する。 - 特許庁

The control circuit commonly uses a predetermined parameter stored in the buffer in calculation of a timing of generation of PAM interruption pulse over a predetermined period of the AC power after detection of a predetermined zero cross point.例文帳に追加

制御部は、所定のゼロクロス点検出後、交流電力の所定の周期に渡って、バッファに保持している所定のパラメータを、ＰＡＭ割込みパルスの発生のタイミングの計算において共通に使用する。 - 特許庁

Furthermore, providing a delay circuit between the power supply voltage terminal VCC of the local signal buffer section 2 and the battery save terminal BS of the mixer section 3 can avoid production of an abnormity signal at switching to a real operation.例文帳に追加

また、ローカル信号バッファ部２の電源電圧端子ＶＣＣとミキサ部３のバッテリセーブ端子ＢＳとの間に遅延回路を設けて、実動作への切り替え時における異常信号の発生を回避することができる。 - 特許庁