「buffer power」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

In a mobile terminal 10, the reception quality is measured in a reception quality estimation section 105, while data transmission capacity is measured by at least either of a data buffer monitoring section 118 and transmission electric power monitoring section 119.例文帳に追加

携帯端末１０において、受信品質推定部１０５で受信品質を測定するとともに、データバッファ監視部１１８および送信電力監視部１１９の少なくとも一方によりデータ送信能力を測定する。 - 特許庁

The MOS transistor used in a pre-buffer 15, a three-state circuit 16, and part of circuits (operating with the VCC3) of level shifters 10, 12 and 13 is formed in a gate length Lg shorter than that of the MOS transistor used with the power supply voltage VCC2.例文帳に追加

プリバッファ１５、スリーステート１６、およびレベルシフタ１０，１２，１３の一部回路（ＶＣＣ３で動作）で使用されるＭＯＳトランジスタは、電源電圧ＶＣＣ２で使用されるＭＯＳトランジスタよりも短いゲート長Ｌｇで形成されている。 - 特許庁

A high voltage power source 15 applying voltage on the separation medium 10 filled into a capillary 11 through buffer tanks 12, 13 applies voltage in the direction reverse to that for performing electrophoresis by the separation medium 10 on the separation medium 10.例文帳に追加

バッファ槽１２,１３を介してキャピラリー１１に充填された分離媒体１０に電圧を印加する高電圧電源部１５は、分離媒体１０が電気泳動を行なう方向と逆方向の電圧を分離媒体１０に印加する。 - 特許庁

The mobile terminal device has a software storage memory 41 which stores software; an update buffer 31 to store the update software that has updated the above software, which is included in received digital broadcast signals; and a control means 42 for rewriting software stored in the software storage memory using the update software stored in the update buffer if receiving a power-on signal.例文帳に追加

ソフトウェアを格納しているソフトウェア格納メモリ４１と、受信したデジタル放送信号に含まれる、上記ソフトウェアを更新した更新ソフトウェアを蓄積する更新用バッファ３１と、電源投入の信号を受けて、更新用バッファに蓄積されている更新ソフトウェアによりソフトウェア格納メモリに格納されているソフトウェアを書き換える制御手段４２とを備えている。 - 特許庁

To reduce the power consumption of a buffer amplifier while maintaining the charging and discharging capability quickly following a significant change when a decoupling capacitor is charged and the decoupling capacitor is discharged by the buffer amplifier to stabilize the voltage value of voltage driving in a driving circuit to emit light beams by voltage driving during a transition period and by current driving during a stable period.例文帳に追加

過渡期には電圧駆動、安定期には電流駆動で光ビームを発光する駆動回路において、電圧駆動の電圧値を安定させるためのバッファアンプによるデカップリングコンデンサへの充電、並びにデカップリングコンデンサからの放電に際して、大きな制御変化に迅速に追従する充電及び放電能力を持たせつつ、バッファアンプの消費電力を軽減する。 - 特許庁

As for the electronic equipment equipped with semiconductor integrated circuits and the start-up notification system, a start-up timing signal connected to a power source through a pull-up resistance is generated and the semiconductor integrated circuits are equipped with a start-up control circuit, which is composed of an open drain output buffer connected to one terminal and a Schmitt trigger input buffer.例文帳に追加

複数の半導体集積回路を備えた電子機器及び立ち上げ通知方式において、電源とプルアップ抵抗を介して接続した立ち上げタイミング信号を生成し、前記半導体集積回路は立ち上げ制御回路を備え、前記立ち上げ制御回路は一端子に接続したオープンドレインの出力バッファーとシュミットトリガーの入力バッファとからなることを特徴とする。 - 特許庁

An output circuit of an SRAM is structured with a buffer circuit connecting in series a P-channel MOS transistor PTR5 and an N-channel MOS transistor NTR5 between the power source (SVCC5) and the ground and an analog switch SW5 inserted between the drain of the P-channel MOS transistor PTR5 forming the buffer circuit and the output terminal SDO5.例文帳に追加

電源（ＳＶＣＣ５）−接地間に、ＰチャネルＭＯＳトランジスタＰＴＲ５とＮチャネルＭＯＳトランジスタＮＴＲ５とが直列接続された構成のバッファ回路と、該バッファ回路を構成する上記ＰチャネルＭＯＳトランジスタＰＴＲ５のドレインと、出力端子ＳＤＯ５との間に挿入されるアナログスイッチＳＷ５とにより、ＳＲＡＭの出力回路を構成する。 - 特許庁

In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.例文帳に追加

本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁

The output circuit 100 has a level detection circuit 1 for detecting pull-up power supply voltage to be applied to the output terminal OUT, and an open drain buffer circuit 2 whose driving capability is switched on the basis of a detection result of the level detection circuit 1.例文帳に追加

出力回路１００は、出力端子ＯＵＴに印加されるプルアップ電源電圧を検出するレベル検出回路１と、レベル検出回路１の検出結果に基づいて駆動能力が切り替えられるオープンドレインバッファ回路２とを有する。 - 特許庁

A 5 V group output buffer circuit 3 receives an output signal S1 from an internal circuit 1 and outputs an output signal S3 to an external output terminal 6 in response to a control signal S7a that denotes an external power supply voltage VEXT is higher than a prescribed value.例文帳に追加

５Ｖ系出力バッファ回路３は、内部回路１の出力信号Ｓ１を受け、外部電源電圧Ｖ_EXTが所定値より高いことを示す制御信号Ｓ７ａに応じて出力信号Ｓ３を外部出力端子６に出力する。 - 特許庁

The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged.例文帳に追加

半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。 - 特許庁

To provide a page buffer of a flash memory device capable of reducing program time, reducing the area of the device by omitting a data transmission circuit required for a data transmission process and lowering power consumption, and its program operation control method.例文帳に追加

プログラム時間を減らすことができ、データ伝送過程に必要なデータ伝送回路を省略して素子の面積を減らすことができるうえ、消費電力を低めることができる、フラッシュメモリ素子のページバッファおよびそのプログラム動作制御方法の提供。 - 特許庁

The power source-feeding command 1 loaded into the transmission buffer is transmitted to a control board for display one byte each by a timer interrupt processing and the initial screen is shown on an LCD display with the control board for display receiving the command.例文帳に追加

送信バッファへ書き込まれた電源投入コマンド１はタイマ割込処理によって１バイトずつ表示用制御基板へ送信され、そのコマンドを受信した表示用制御基板によって、ＬＣＤディスプレイに初期画面が表示される。 - 特許庁

To provide the automatic clock buffer tree composition system, adaptive to a clock line for a clock signal of extremely high operation frequency, which needs to take wiring life countermeasures for the aluminum wiring patterns of the signal lines and power bus lines of a semicustom LSI.例文帳に追加

セミカスタムＬＳＩの信号ラインや電源バスラインのアルミ配線パターンに配線寿命対策を施す必要があるような、非常に高い動作周波数のクロック信号のクロックラインにも適応できるクロックバッファツリー自動合成システムにある。 - 特許庁

When a power source key, an operating mode key and a region selecting key of the image memory are simultaneously operated, resetting is started, print gradation data of a gradation '0' is written in a print buffer, and the other set item is set to a default value (S1).例文帳に追加

電源キー，動作モードキー，画像メモリの領域選択キーが同時操作されるとリセット処理が開始され、印刷バッファに階調０の印刷階調データが書き込まれると共に、その他の設定項目がデフォルト値に設定される（Ｓ１）。 - 特許庁

Thus, it is prevented that a high voltage is applied between the gate and the back-gate of the transistors Pt 11 to Pt 15 at the application of the external voltage signal EB to the input and output buffer independently of application / non application of the high level power supply VDE.例文帳に追加

これにより、高電位電源ＶＤＥの供給時／非供給時に関わらず、外部からの電圧信号ＥＢの入力時には各トランジスタＰｔ１１〜Ｐｔ１５のゲート−バックゲート間に高電圧が印加されることが防止される - 特許庁

Easy-to-break lines 61, 62 are formed along an area 65 which will become recessed grooves 53, 54 for accommodating the power cable 22 within the back buffer material.例文帳に追加

床暖房用周辺パネルＢ１は、木質基材５０とその裏面に積層した裏面緩衝材６０とを備え、裏面緩衝材における電源ケーブル２２を収容するための凹溝５３，５４となる領域６５に沿って易破断線６１，６２が形成される。 - 特許庁

To provide an input buffer circuit for a semiconductor integrated circuit device that is provided with a differential amplifier circuit where the power consumption is reduced when an input signal requires no amplification by the differential amplifier circuit.例文帳に追加

差動アンプ回路を備えた入力バッファ回路において、入力される信号が差動アンプ回路の増幅動作を必要としない場合には、低消費電力化を図ることができる半導体集積回路装置の入力バッファ回路を提供する。 - 特許庁

Each of the buffer circuit 101 and the inverter circuit 102 performs the operation opposite to each other and therefore, the voltage variation due to the operation of these circuits does not deviate to either one of the power source wiring HHH, LLL, but is dispersed to both.例文帳に追加

このように、バッファ回路１０１およびインバータ回路１０２の各々は、互いに逆の動作を行うので、これらの回路の動作に起因する電圧変動は、電源配線ＨＨＨ，ＬＬＬのいずれか一方に偏らず、両方に分散される。 - 特許庁

The shift register SR outputs shift pulses IN by stages in sequence in timing to line sequential scanning, and each output buffer BUF 2 operates in response to shift pulses IN output from a corresponding state of the shift register SR to output power pulses Vpulse supplied from the pulse power source PS as the control signal to a corresponding scan line WSL.例文帳に追加

シフトレジスタＳＲは、線順次走査に合わせて順次各段ごとにシフトパルスＩＮを出力し、各出力バッファＢＵＦ２は、対応するシフトレジスタＳＲの段から出力されたシフトパルスＩＮに応じて動作し、パルス電源ＰＳから供給された電源パルスＶｐｕｌｓｅを制御信号として対応する走査線ＷＳＬに出力する。 - 特許庁

A clock generating circuit 1 is a buffer circuit consisting of a plurality of inverters, which is a circuit generating a clock CPCLK3 with an amplitude of VDD, and an inverted clock XCPCLK3 with the clock CPCLK3 inverted, based on an input clock CLK, and is used in common for the positive voltage power generating circuit 2 and the negative voltage power generating circuit 3.例文帳に追加

クロック発生回路１は、複数のインバータで構成されたバッファ回路であり、入力クロックＣＬＫに基づいて、ＶＤＤの振幅を有するクロックＣＰＣＬＫ３と、クロックＣＰＣＬＫ３が反転された反転クロックＸＣＰＣＬＫ３を発生する回路であり、正電源発生回路２と負電源発生回路３に共用されている。 - 特許庁

To provide a lubricant composition containing buffer particles capable of reducing rattling sounds still more effectively without increasing excessively the torque of a speed reducer and the steering torque of an electric power steering device while influence of the temperature is excluded as much as practicable, and provide a speed reducer using the same and power steering device.例文帳に追加

温度の影響を極力排除しながら、減速機の回転トルク、および電動パワーステアリング装置の操舵トルクを過剰に上昇させることなしに、ラトル音を、より一層、効果的に低減することができる緩衝材粒子入りの潤滑剤組成物と、それを用いた減速機および電動パワーステアリング装置を提供すること。 - 特許庁

In a charge-pump circuit unit 11, a connection switching terminal SW1 selects a power source voltage VDD, a logic inversion buffer gate G2 and a capacitor C2 increase the power source voltage VDD by twice (2×VDD), and a connection switching terminal SW3 outputs a boosted voltage to an external unit, as a boosted control voltage VB.例文帳に追加

チャージポンプ回路ユニット１１では、接続切替端子ＳＷ１が電源電圧ＶＤＤを選択し、論理反転バッファゲートＧ２とキャパシタＣ２により、電源電圧ＶＤＤの２倍（２×ＶＤＤ）の昇圧動作を行い、接続切替端子ＳＷ３により、昇圧された電圧を昇圧制御電圧ＶＢとして外部出力する。 - 特許庁

The output buffer circuit decodes selected data signals SS1-SSL to generate selected voltage signals SV1-SVN, and a voltage selection circuit 11 selects one of level conversion voltages V1-VN higher than a voltage VDD1 of a power supply VDD and gives the selected voltage to a level shift circuit 12 as a power supply voltage VDD2.例文帳に追加

出力バッファ回路は、選択データ信号ＳＳ１〜ＳＳＬをデコードして選択電圧信号ＳＶ１〜ＳＶＮを生成し、電圧選択回路１１では電源ＶＤＤの電圧ＶＤＤ１より大きいレベル変換用電圧Ｖ１〜ＶＮのうちの一つを選択してレベルシフト回路１２の電源電圧ＶＤＤ２として供給する。 - 特許庁

This system is provided with a reference voltage generating circuit 1 inputting power voltage VDDQ for output buffer, eliminating the noise of this power voltage, generating reference voltage by resistance division from the noise-eliminated power voltage VDDQ and outputting it, and an input first stage circuit 30 inputting the reference voltage and an external input signal from the outside and generating an internal drive signal for driving a semiconductor memory.例文帳に追加

出力バッファ用電源電圧を入力して該電源電圧のノイズを除去する手段及び前記ノイズを除去された前記電源電圧から抵抗分割により基準電圧を生成して出力する手段を有する基準電圧発生回路と、前記基準電圧及び外部から外部入力信号を入力してこれらから半導体メモリを駆動する内部駆動信号を生成する入力初段回路とを備える。 - 特許庁

A non-volatile semiconductor memory is used as a memory medium and further an S-RAM which does not require refresh operation is used as a buffer to be used in writing and reading out, by which the electric power consumption is reduced as a whole, and reduction in size and weight is achieved.例文帳に追加

記憶媒体として不揮発性半導体メモリを用い、更に、書込及び読出時に用いるバッファとしてリフレッシュ動作を必要としないＳ−ＲＡＭを用いることにより、全体として消費電力量を軽減し、然も小型・軽量化を達した。 - 特許庁

The terminal part 4 includes a normal terminal 5 for connecting with a cell existing in an internal region 7 of the IO, wiring 6 as power supply wiring or ground wiring, the internal region 7 of the IO buffer, and a plurality of dummy terminals 8 connected with the wiring 6.例文帳に追加

端子部分４は、ＩＯの内部領域７に存在するセルと接続するためのノーマル端子５と、電源配線又はグランド配線である配線６と、ＩＯバッファの内部領域７と、配線６に接続された複数のダミー端子８とを有する。 - 特許庁

To reduce power consumption by lessening an area supplied to layout of an output stage of a drive signal by being applied to a flat display device by an organic EL element for instance, concerning a buffer circuit, a circuit for driving a display device and the display device.例文帳に追加

本発明は、バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置に関し、例えば有機ＥＬ素子によるフラットディスプレイ装置に適用して、駆動信号の出力段のレイアウトに供する面積を小さくして消費電力を低減することができるようにする。 - 特許庁

To provide a flash memory element which is increased in data loading speed in a page buffer by selecting data input via an IO pad to make only a desired data bus active, and prevents a power loss by reducing current consumption by an excess current.例文帳に追加

ＩＯパッドを介して入力されるデータを選択してプログラムを希望するデータパスだけをアクティブさせて、ページバッファへのデータロード速度を改善し、過度電流により電流消費を低減して電力損失を防止できるフラッシュメモリ素子を提供すること。 - 特許庁

The electrooptical apparatus is provided with a power source wiring 601 having a buffer circuit 101b of an image signal supply circuit; and a first wiring part 601a, extended along the arrangement direction of a data line 6a, respectively on a peripheral region on a substrate 10.例文帳に追加

電気光学装置は、基板１０上の周辺領域において、画像信号供給回路のバッファ回路１０１ｂと、データ線６ａの配列方向に沿って延在する第１の配線部分６０１ａを夫々有する電源配線６０１とを備える。 - 特許庁

To provide a noise elimination circut whose its occupied are and power consumption are reduced, no buffer circuit is required for an output of a solid-state image pickup element, the time constant can easily be set to a proper value and a reset noise can sufficiently be eliminated.例文帳に追加

占有面積と消費電力を小さくでき、固体撮像素子の出力にバッファ回路が不要で、時定数が容易に最適な値に設定可能でリセット雑音を充分に除去することができる、固体撮像素子用雑音除去回路を提供する。 - 特許庁

Unnecessary consumption power is prevented by constituting a buffer memory provided to a network interface with not a single RAM block but a plurality of RAM blocks and controlling to stop the supply clock to an unnecessary RAM block.例文帳に追加

ネットワークインタフェースに設けられるバッファメモリを１つのＲＡＭブロックではなく、複数のＲＡＭブロックで構成し、通信速度によって、必要のないＲＡＭブロックへの供給クロックを停止させるという制御を行うことにより、不必要な電力消費を防止する。 - 特許庁

In the control section 56, current detection signals Vs outputted from a current sensor such as a hole CT 70 mounted on the power supply 54 are supplied to the non-inverting input terminal of a signal amplifying operation amplifier through the intermediary of an impedance converting buffer amplifier 72.例文帳に追加

制御部５６において、電源部５４に取付されている電流センサたとえばホールＣＴ７０からの電流検出信号Ｖsは、インピーダンス変換用のバッファ・アンプ７２を介して信号増幅用の演算増幅器８２の非反転入力端子に供給される。 - 特許庁

A protection circuit employs a clamping circuit 210, a switching circuit 212, and a back gate bias circuit 206 to block a leakage path between a power supply reference voltage Vcc and an output node OUT passing through a source/bulk junction of a transistor that is biased in the output buffer.例文帳に追加

保護回路は、クランピング回路２１０、スイッチング回路２１２、及びバックゲートバイアス回路２０６を使用して、出力バッファ内のバイアスされたトランジスタのソース／バルク接合を通る出力ノードＯＵＴと電源参照電圧Ｖccとの間の漏洩通路を閉塞する。 - 特許庁

An output buffer 150 is the load which need not use all the voltages applied for this voltage boosting system as the driving voltage and its low-potential side electrification end which should normally be grounded is connected to the voltage supply end of the system power source 500.例文帳に追加

出力バッファ１５０は、この昇圧システムにとって印加される電圧の全てを駆動電圧として利用する必要のない負荷であり、通常は接地電位とされるべきその低電位側給電端は、システム電源５００の電圧供給端に接続される。 - 特許庁

To switch laser power at a high speed during transfer from a reproduction mode to a writing mode in an optical disk driving device which suspends writing when a buffer memory capacity is at a fixed or lower level, and then resumes the writing from the suspended position.例文帳に追加

バッファアンダーランエラーが生じないよう、バッファメモリが一定以下になったときに書き込みを中断し、その後に中断した位置から書き込みを再開する光ディスクドライブ装置において、再生モードから書き込みモードへの移行時に、高速にレーザーパワーを切り換える。 - 特許庁

The output buffer circuit 1 includes a timing adjusting circuit TA for generating a fourth signal G to be outputted to an output circuit 30 by delaying a phase of fall timing in start-up of a power source for a second signal D outputted from a second level converter 10b.例文帳に追加

出力バッファ回路１は、第２レベルコンバータ１０ｂから出力される第２信号Ｄの電源立ち上げ時における立ち下がりタイミングを遅相させ、出力回路３０に出力する第４信号Ｇを生成するタイミング調整回路ＴＡを備える。 - 特許庁

To provide a crossing breaker 10 capable of making power consumption of a motor less even when motor drive is continued to follow a descent target position from a descent stop position while stopping a blocking bar at the descent stop position by a mechanical stopper 60 and a buffer member 70.例文帳に追加

機械的ストッパ６０及び緩衝部材７０で遮断桿を下降停止位置に停止させながらモータ駆動を継続して下降停止位置を下降目標位置に追随させてもモータ消費電力が少なくて済むような踏切しゃ断機１０を実現する。 - 特許庁

To provide a CMOS output buffer protecting circuit which can be formed using the CMOS technique of a low voltage of 3.3 V, but is durable against a high voltage of 5 V and does not take out any current in the state of impressing no power (namely, in the state of no existence of VDD).例文帳に追加

低電圧３．３ＶのＣＭＯＳ技術で形成できるが、高電圧５Ｖに耐え、パワーが加えられていない状態（即ち、ＶＤＤが存在しない状態）において、電流を取り出すことのないＣＭＯＳ出力バッファ保護回路を提供する。 - 特許庁

Only if resources equivalent to the maximum serving grant are utilized, the transmission buffer status requires to and the power status of the terminal allows for the happy bit is set to indicate the unhappy condition.例文帳に追加

最大サービング許可に等しいリソースが利用される場合のみ、送信バッファ状態は、ハッピービットが不満状態を示すように設定されることを必要とし、そして端末の電力状態は、ハッピービットが不満状態を示すように設定されることを許容する。 - 特許庁

To provide an output device to prevent the generation of through-currents, to reduce power consumption, and to prevent the deterioration of a transistor when the output state of a main buffer for driving a PAD node side changes from an L level to an H level, or an H level to an L level.例文帳に追加

ＰＡＤノード側をドライブするメインバッファ出力状態が、ＬからＨ、又は、ＨからＬへ変化するときにでも、貫通電流を発生させずに、消費電力を減らし、またトランジスタの劣化を防ぐことのできる出力装置を提供する。 - 特許庁

To provide a semiconductor device having an output impedance control circuit for performing highly accurate impedance adjustment for an output buffer circuit, even if power supply voltage is reduced in a semiconductor device having programmable impedance control function.例文帳に追加

プログラマブルインピーダンス制御機能を有する半導体装置において、電源電圧が低電圧化されても、出力バッファ回路に対する高精度のインピーダンス調整を行うことができる出力インピーダンス制御回路を備えた半導体装置を提供することである。 - 特許庁

As the buffer device 3, it is pref. to employ a device having such a structure that the end parts of two rotary shafts to which the rotary power to the load 4 is transmitted are mutually connected by a deformable elastomer within the plane crossing the axial line of the rotary shafts at a right angle.例文帳に追加

緩衝器３としては、負荷４への回転動力が伝達される二つの回転軸の端部同士を、該回転軸の軸線に直交する平面内において変形可能な弾性体で連結した構造を有するものを採用することが好ましい。 - 特許庁

The input buffer circuit includes a differential input circuit, a PMOS transistor 20 for connecting between a power supply VDD and one of power supplies of the differential input circuit and enabling switching between an operating state and a non-operating state of the differential input circuit, and a PMOS transistor 14 connected in parallel with the PMOS transistor 20 and receiving an output signal of the differential input circuit at its gate.例文帳に追加

差動入力回路と、電源ＶＤＤと差動入力回路の一方の電源との間を接続し、差動入力回路の動作状態と非動作状態とを切り替え可能とするＰＭＯＳトランジスタ２０と、ＰＭＯＳトランジスタ２０に並列に接続され、ゲートに差動入力回路の出力信号を入力するＰＭＯＳトランジスタ１４と、を備える。 - 特許庁

The power steering control device capable of executing a plurality of control processes for the power steering control while performing the interruption has a plurality of buffers for keeping the data to be delivered between first and second control processes out of the plurality of control processes, and delivers the data between the first and second control processes by successively using each buffer without inhibiting interruption.例文帳に追加

パワーステアリング制御のための複数の制御処理を、割込を用いながら実行可能なパワーステアリング制御装置において、前記複数の制御処理のうちの第１、第２の制御処理間において受け渡すべきデータを保持するための複数のバッファを備え、割込を禁止せずに前記バッファの各々を順に用いて前記データを第１、第２の制御処理間において受け渡す。 - 特許庁