「buffer power」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

When low enable signals are inputted to an output control circuit 6 for which respective circuit elements perform an operation by the power supply voltage of 3 V, regardless of the value of the data signals, low signals are sent out both from an inverter 13 and a buffer 14 to the output circuit 7.例文帳に追加

３Ｖの電源電圧によって、各回路素子が動作を行う出力制御回路６に、Ｌｏｗのイネーブル信号が入力されたとき、データ信号の値にかかわらず、インバータ１３及びバッファ１４から、共にＬｏｗの信号が出力回路７に送出される。 - 特許庁

When an output waveform is dropped during the address electrical discharge, an NMOS 21 of a buffer circuit 20 is turned on to suppress a low voltage (VDL) from a low voltage power supply terminal VDL due to a back gate effect, and a signal at a potential lower than the VDL is inputted to a gate of an IGBT 13.例文帳に追加

アドレス放電時の出力波形の立ち下がり時には、バッファ回路２０のＮＭＯＳ２１がオンすることで、低電圧電源端子ＶＤＬからの低電圧（ＶＤＬ）はバックゲート効果により抑制され、ＩＧＢＴ１３のゲートには、ＶＤＬよりも低い電位の信号が入力される。 - 特許庁

Based upon a command set in a specified data setting register 53, an addressable address space of a buffer RAM 31 is optimized according to a packet length of a handled data standard to eliminate power consumption of an address bit line 63 of an address bus which becomes unnecessary as a result of the optimization.例文帳に追加

指定データ設定レジスタ５３に設定されたコマンドをもとに、バッファＲＡＭ３１に対しアクセス可能なアドレス空間を、扱うデータ規格のパケット長に応じて最適化し、前記最適化することにより不要となったアドレスバスのアドレスビット線６３における電力消費をなくすようにする。 - 特許庁

To provide image processing that can be achieved with low power consumption and reduced costs by economizing storage capacitance or bands of a buffer when producing a color image from a mosaic image, which is output from an imaging device including a single-plate type color filter, and performing image deformation processing thereon.例文帳に追加

単板式のカラーフィルタを有する撮像素子から出力されたモザイク画像から、カラー画像を生成すると共に画像変形処理を行う際に、バッファの記憶容量や帯域を節減して、低消費電力化及び低コスト化を実現できる画像処理を提供する。 - 特許庁

Then the buffer areas, to which a signal pattern for phase lock loop, automatic gain adjustment at data reproduction and for automatic adjustment of a light source power and a signal pattern used for detecting a synchronization pattern, production of a recovered clock and end of block reproduction are recorded, are used for various purposes.例文帳に追加

そして、バッファエリアについては、データ再生時の位相同期ループや自動利得調整、光源パワーの自動調整用の信号パターンや、同期パターン、再生クロックの生成、ブロック再生終了の検出等に用いる信号パターンを記録することで各種の目的に利用できるようにした。 - 特許庁

To provide a driving force transmission device of an automobile and a lower body structure of the automobile including the same, allowing sufficiently obtaining of a buffer effect due to a collision by sufficiently securing rear displacement amount of a power unit in the collision in a vehicle longitudinal direction, while suppressing an increase of manufacturing cost.例文帳に追加

製造コストの増大を抑制しつつ、車両前後方向の衝突時におけるパワーユニットの後方変位量を十分に確保して衝突による緩衝効果を十分に得ることができる自動車の駆動力伝達装置およびこれを備えた自動車の下部車体構造を提供する。 - 特許庁

In this way, since a high voltage test can be performed by increasing the power supply voltage VCC of the terminal 2, it is no longer necessary to apply a voltage higher than necessary to the terminal 1 for setting the test mode and break of a gate oxide film of a buffer 3 or the like due to the high voltage can be prevented.例文帳に追加

これにより、端子２の電源電圧ＶＣＣを上昇させて高電圧試験をすることができるので、端子１に必要以上の高電圧を印加して試験モードを設定する必要がなくなり、高電圧によるバッファ３等のゲート酸化膜の破壊を防止できる。 - 特許庁

Further, when the data amount of the buffer memory becomes smaller than the specified amount, the power is supplied to the spindle motor to increase the number of rotation, and the focus and tracking control are started for a pickup, and when the PLL is synchronized, the pickup is positioned to the address previously being held, then the read-out of the data is restarted.例文帳に追加

更に、バッファメモリのデータ量が一定量以下になったらスピンドルモータに電力を供給し、回転数を上げ、ピックアップをフォーカス及びトラッキング制御を開始し、ＰＬＬが同期したら、先に保持しておいたアドレスへピックアップを位置決めし、データの読み出しを再開する。 - 特許庁

In the semiconductor integrated circuit, an output terminal PO is electrically connected to an output buffer 1, a protection PMOS transistor MP2 is inserted between a node N3 connected to the output terminal PO and a grounding terminal P22, and a gate of the protection MOS transistor MP2 is connected to the power supply terminal P12.例文帳に追加

出力バッファ１に出力端子Ｐ０が電気的に接続され、出力端子Ｐ０に繋がるノードＮ３と接地用端子Ｐ２２との間に保護用ＰＭＯＳトランジスタＭＰ２が介挿され、保護用ＰＭＯＳトランジスタＭＰ２のゲートが電源用端子Ｐ１２に接続される。 - 特許庁

At the moment the driving control signal is switched on, while a transistor 6 is kept off because of a delay circuit 4, the transistor 3 is switched on via 3 state buffer 2 of an enable, the rated voltage V1 is applied on an excited coil 11 of the relay from a power supply S1, the relay is operation driven, and a contact 12 is switched on.例文帳に追加

駆動制御信号をオンした瞬間には遅延回路４のためトランジスタ６はオフのまま、イネーブルの３ステートバッファ２を介しトランジスタ３がオンし、リレーの励磁コイル１１には電源Ｓ１から定格電圧Ｖ１が印加されてリレーが動作駆動され接点１２がオンする。 - 特許庁

To provide a non-feedback type class-D amplifier capable of making a circuit compact, in which effects of noise or switching noise caused by an oscillator can be reduced, output waveform distortion is eliminated and output buffer latch-up is prevented, thereby suppressing power consumption.例文帳に追加

回路の小型化が可能な無帰還型のＤ級増幅器において、発振器に由来するノイズやスイッチングノイズの影響の低減化を可能にして、出力波形の歪みをなくし、出力バッファのラッチアップを防止し、消費電力を抑制したＤ級増幅器を提供する。 - 特許庁

To provide a solenoid-operated valve system and a control method thereof, capable of gently seating a valve element with a small power consumption by effectively utilizing spring tension in a deceleration direction by a spring holding the valve element, without using deceleration by electromagnetic force and a buffer spring.例文帳に追加

電磁力による減速や緩衝ばねを使用することなく、弁体を保持しているばねによる減速方向のばね力を効果的に利用することで、少ない消費電力で弁体を緩やかに着座させることができる電磁式動弁およびその制御方法を提供する。 - 特許庁

To provide a buffer function structure of a vibration generator capable of preventing maximumly decline of vibration efficiency caused by attenuation of vibration generated from the vibration generator, offerable comparatively inexpensively with a small power consumption, and suitable to be used generally.例文帳に追加

振動発生器で発生させた振動が減衰して振動効率が低下する事を極力防止することができ、しかも、消費電力が少なくて比較的低コストにて提供でき、一般的に用いるのに好適な振動発生器の緩衝機能構造を提供する事を課題とする。 - 特許庁

The trimming circuit 2 is provided with at least one pair of second transistors MP11, MP21 connected in parallel to a first pair of transistors MP1, MP2 and a first pair of resistors R1, R2 within the main buffer circuit 1 between a first electric power supply VDD and the pair of output terminals 31, 32.例文帳に追加

トリミング回路２は、第１電源ＶＤＤと出力端子対３１、３２との間に、メインバッファ回路１内の第１トランジスタ対ＭＰ１、ＭＰ２及び第１抵抗対Ｒ１、Ｒ２に対して並列に接続された少なくとも１つの第２トランジスタ対ＭＰ１１、ＭＰ２１を備える。 - 特許庁

The head slider, which has a hybrid carbon coated film structure in which a highly pure and highly hard carbon film is deposited on a surface opposing a medium and an amorphous carbon film containing hydrogen is further provided for stably maintaining adhesion power between the highly pure and highly hard carbon film and a slider substrate or a buffer layer, is used.例文帳に追加

媒体に対向する表面に高純度・高硬度炭素膜を有し、且つスライダー基板あるいはバッファ層との密着力を安定保持するために、水素を含有する非晶質炭素膜を更に設けるハイブリッド炭素被膜構造を有するヘッドスライダーを用いる。 - 特許庁

To shorten a time from applying power source or exchanging a disk to start of receipt of recording operation such as photographing, video recording without enlarging conventional buffer capacity, in a video information recording apparatus such as a video camera, a video recorder of which the recording medium is an optical disk.例文帳に追加

本発明は、光ディスクを記録媒体とするビデオカメラ、ビデオレコーダ等の映像情報記録装置において、従来とバッファ容量を拡大することなく、電源投入後、または、ディスク交換後から撮影、録画などの記録操作の受付が開始されるまでの時間を短縮することを課題とする。 - 特許庁

A self-adjustment/external control switching variable reactance section 1 includes: a capacitor A16 for receiving a transmission signal input; a buffer 18 for receiving a control signal input; an inductor 14; a varactor diode 13; resistors B21, B15; a capacitor B15; a fixed voltage power supply 12; a circuit ground 19; a filter 11; and an amplifier 17.例文帳に追加

送信信号入力を受ける容量Ａ１６と、制御信号入力を受けるバッファ１８と、インダクタ１４と、可変容量ダイオード１３と、抵抗Ａ２０と、抵抗Ｂ２１と、容量Ｂ１５と、固定電圧電源１２と、回路グランド１９と、フィルタ１１と、増幅器１７とを備える。 - 特許庁

When switching of a DRAM bus 6 from an operating state to a non-operating state is determined, the output state of a SSTL 2 interface buffer 121 is switched to a predetermined output state so as to reduce the current quantity to be carried to the DRAM bus 6 through a VT power source 14.例文帳に追加

ＤＲＡＭバス６が動作状態から非動作状態に切り替わったと判定した場合、ＶＴ電源１４を介してＤＲＡＭバス６に流れる電流量を減少させるよう、ＳＳＴＬ２インターフェースバッファ１２１の出力状態を所定の出力状態に切り替える。 - 特許庁

A level of an on-signal output from the threshold circuit 25 is converted by the buffer circuit 29 into a higher voltage than a threshold of the transistor 26 used for pulldown and thereby even if a level of the gate signal is low, the transistor 26 used for pulldown certainly operates to turn off the power semiconductor element 24.例文帳に追加

しきい値回路２５から出力されるオン信号のレベルがバッファ回路２９でプルダウン用トランジスタ２６のしきい値よりも高い電圧に変換されることによって、ゲート信号のレベルが低くても、プルダウン用トランジスタ２６が確実に動作し、パワー半導体素子２４がオフ状態となる。 - 特許庁

The buffer mechanism 30 comprises a cylinder 30a fixed to the side of a base member 10, a piston shaft 30b constantly receiving a resilient force in the direction projecting from one end of the cylinder 30a and a power transmission member 32 disposed in the end side of the piston shaft 30b.例文帳に追加

この緩衝機構３０は、ベース部材１０側に固定されたシリンダ３０ａと、このシリンダ３０ａの一端部から突出する方向の弾発力を常に受けているピストン軸３０ｂと、このピストン軸３０ｂの端部側に配置された動力伝達部材３２とによって構成されている。 - 特許庁

Input nodes of first inverters MP3, MN11 are connected to the first node N1, output nodes of the first inverters MP3, MN11 are connected to the second node N2, and a third transistor MP1 made into an off-state when data is input to the page buffer P/B is connected between the first inverters MP3, MN11 and a power source terminal Vdd.例文帳に追加

第１インバータMP3,MN11の入力ノードは、第１ノードN1に接続され、第１インバータMP3,MN11の出力ノードは、第２ノードN2に接続され、第１インバータMP3,MN11と電源端子Vddの間には、データをページバッファP/Bに入力するときにオフ状態となる第３トランジスタMP1が接続される。 - 特許庁

To prevent an erroneous roll call caused by a voltage change with switching, in a gate driving device for a switch element that does not include an inverse bias power source of a gate voltage but includes a buffer transistor for amplifying a gate current and includes a voltage-driven gate terminal for switching turn-on/turn-off gate resistance.例文帳に追加

ゲート電圧の逆バイアス電源を持たず、ゲート電流を増幅するバッファトランジスタを持ち、およびターンオン・ターンオフ時のゲート抵抗を切り替える電圧駆動型のゲート端子を持つスイッチ素子のゲート駆動装置において、スイッチングに伴う電圧変化による誤点呼を防止できるようにする。 - 特許庁

The number of clock buffers for adjusting a clock skew is reduced and the power consumption of a semiconductor integrated circuit is reduced by changing the threshold voltage of the clock buffer and adjusting the skew between the clock signals supplied to the plurality of functional blocks.例文帳に追加

上記制御回路により、上記クロックバッファのしきい値電圧を変化させ、上記複数の機能ブロックに供給されるクロック信号間のスキューを調整することで、クロックスキュー調整のためのクロックバッファ数の低減を図り、半導体集積回路の消費電力を低減させる。 - 特許庁

The control means stores data to be transmitted into an area for a certain terminal in the buffer memory in response to the reception of the data to be transmitted to the certain terminal when the communication with the certain terminal among the plurality of wireless terminals adopts a power saving mode.例文帳に追加

その制御手段は、その複数の無線端末の中の或る端末との間の通信が省電力モードであるときに、その或る端末に送信すべきデータの受け取りに応答して、その送信すべきデータをそのバッファメモリのその或る端末用の領域に蓄積させる。 - 特許庁

This device comprises a first circuit block 10 that includes an output buffer 12 driven by a first power supply 11, and a second circuit block 20 that includes a first inverter circuit 21 at the front stage and a second inverter circuit 31 that is a logic gate at the rear stage of the first inverter circuit 21.例文帳に追加

基板上に、第１の電源１１により駆動される出力バッファ１２を含む第１の回路ブロック１０と、初段の第１のインバータ回路２１及び該第１のインバータ回路２１の後段の論理ゲートである第２のインバータ回路３１を含む第２の回路ブロック２０とを備えている。 - 特許庁

To provide an AC/DC separation circuit and power line carrier communication equipment for separating an AC voltage from a DC voltage, and for increasing an input impedance for an AC signal without using any largely scaled inductor or any high input impedance buffer.例文帳に追加

大型のインダクタや高入力インピーダンスのバッファを用いることなく交流電圧と直流電圧とを分離すると共に交流信号に対する人力インピーダンスを増大させることができる交流直流分離回路、及び電力線搬送通信装置を提供する。 - 特許庁

A predetermined buffer circuit in a power source circuit comprises a first output circuit in which driving capability of the output current to the higher level side is large and a second output circuit in which driving capability of the output current to the lower level side is large, in which the same output voltages are always generated.例文帳に追加

電源回路のうちの所定のバッファ回路は、同じ出力電圧を常時発生させるようにした、高レベル側への出力電流の駆動能力が大きい第１出力回路と低レベル側への出力電流の駆動能力が大きい第２出力回路とを有する。 - 特許庁

Further, in case of power down, a sense amplifier 29 for the specified core memory cell is disconnected from a master latch circuit 112, and that amplifier is connected to a slave latch circuit 114 for the purpose of guaranteeing data sensed by the core memory during a read operation and applies a preceding sense amplifier output to an I/O buffer 116.例文帳に追加

さらにパワーダウンでは特定のコアメモリセルのためのセンスアンプ２９はマスタラッチ回路１１２から切断され、それは読出動作中にコアメモリでセンスされたデータを保証するためにスレーブラッチ回路１１４に接続され前のセンスアンプ出力をＩ／Ｏバッファ１１６に与える。 - 特許庁

A power supply becoming the reference of a load circuit is constituted of a first inverter 1 and a buffer 2 having short-circuited input and output, and a hysteresis control circuit 5 regulates the amount of shift of first and second load circuits 3 and 4 based on the output from a differential amplifier 6 thus constituting hysteresis.例文帳に追加

入出力を短絡した第１のインバータ１とバッファ２とにより負荷回路の基準となる電圧源を構成し、差動増幅器６の出力を基にヒステリシス制御回路５が第１の負荷回路３と第２の負荷回路４のシフト量を調整することによってヒステリシスを構成する。 - 特許庁

To provide a lubricant composition which can be suitably used for reducing gear noises by buffer particles, sufficiently maintaining effect for reducing noise in a car room and further reducing the steering torque of an electric power steering device than that in the present condition, a decelerator giving small noise and sufficiently reducing the steering torque of the electric power steering device by using the lubricant composition, and the electric power steering device by using the decelerator.例文帳に追加

緩衝材粒子による、歯打ち音を減少させて、車室内での騒音を低減する効果を良好に維持しながら、なおかつ、現状よりもさらに、電動パワーステアリング装置の操舵トルクを低減することができる潤滑剤組成物と、前記潤滑剤組成物を用いることによって、騒音が小さい上、電動パワーステアリング装置の操舵トルクを十分に低減することができる減速機と、前記減速機を用いた電動パワーステアリング装置とを提供する。 - 特許庁

The power supply pins required for an input-output circuit are only two pins 38 and 42 while a high voltage withstand property and extensibility are achieved by providing a buffer interface between a functional digital circuit and a common bus for another digital circuit by using two PMOS switching transistors T1A and T1B instead of one PMOS switching transistor between the output line 30 of the circuit and an output power terminal 42.例文帳に追加

入出力ドライバ回路は、回路の出力ライン（３０）と出力電源端子（４２）との間に、１つのみの代わりに、２つのＰＭＯＳスイッチング・トランジスタ（Ｔ１Ａ，Ｔ１Ｂ）を用いることによって、機能性デジタル回路（１４）と他のデジタル回路のための共通バス（１８）との間に、バッファ・インターフェースを備え、高いレベルの電圧耐性および伸展性を達成しつつ、必要な電源ピン（３８，４２）を２つのみに抑えた。 - 特許庁

The oscillation suspension detector circuit includes a charge pump for charging electron charge by using a clock signal generated, based on the oscillations of the oscillator circuit; a capacitor disposed between the output node of the charge pump and the second power supply node; and a buffer circuit for outputting a detection result based on the voltage potential of the output node.例文帳に追加

発振停止検出回路は、発振回路の発振に基づいて生成されたクロック信号を用いて、電荷を充電するためのチャージポンプと、チャージポンプの出力ノードと前記第２の電源供給ノードとの間に配置されたキャパシタと、出力ノードの電位に基づいて検出結果を出力するバッファ回路と、を備える。 - 特許庁

In this technology, a block page address region and a column page address region are arranged at the least significant bit, a row address region is arranged at the most significant bit, and the reliability of a cell can be improved and power consumption can be reduced by preventing cell operations when the page address buffer is accessed.例文帳に追加

このため、本発明はブロックページアドレス領域及びカラムページアドレス領域を最下位ビットに配置し、ローアドレス領域を最上位ビットに配置し、ページアドレスバッファのアクセス時にセル動作が行われないようにすることにより、セルの信頼性を向上させて電力の消費を低減させることができるようにする。 - 特許庁

A record reproducing apparatus has a CPU, a memory, a storage I/F 102, an external I/F, a command analyzer 201, a power supply managing unit 202, a virtual command response unit 203, a device port (DP) controller 204, a buffer controller 205 and two or more recording/reproducing devices.例文帳に追加

ＣＰＵ、メモリ、ストレージＩ／Ｆ１０２、外部Ｉ／Ｆ、コンテンツ解析部２０１、電源管理部２０２、仮想コマンド応答部２０３、デバイスポート（ＤＰ）制御部２０４、バッファ制御部２０５、２つ以上の記録再生デバイスを有し、コンテンツ解析部２０１の結果によって、低速なデバイスのデータを高速なデイバスにコピーし低速なデバイスを間欠駆動する。 - 特許庁

To stably supply town gas to a fuel treatment device by suppressing pressure variation and flow rate variation without using a buffer tank when the town gas is supplied to the fuel treatment device with a fuel pump in a power generation device using a solid polymer electrolyte fuel cell.例文帳に追加

固体高分子型燃料電池を用いた発電装置において、燃料処理装置へ都市ガスを燃料ポンプによって供給する場合に、バッファタンクを要することなく圧力変動および流量変動を抑制して、燃料処理装置への安定した都市ガスの供給を行うことができるようにする。 - 特許庁

An output buffer 180 comprises a pull-up NMOS transistor QHN for charging a data output terminal 90 by external power source potential Vdd at the time of outputting high level data and a pull-down NMOS transistor QLN for discharging the data output terminal 90 to a ground potential Vss at the time of outputting low level data.例文帳に追加

出力バッファ１８０は、ハイレベルデータ出力時にデータ出力端子９０を外部電源電位Ｖｄｄで充電するためのプルアップＮＭＯＳトランジスタＱＨＮと、ローレベルデータ出力時にデータ出力端子９０を接地電位Ｖｓｓに放電するためのプルダウンＮＭＯＳトランジスタＱＬＮとを含む。 - 特許庁

When a state of a power supply of a set (distribution circuit) is in an on state, that is, a voltage of a level Vcc is applied to the set, a signal given to an input terminal 11 is throughout outputted from an output terminal 12, and a buffer of a transistor 16 outputs (distributes) the signal from an output terminal 17.例文帳に追加

セットの電源の状態がオン状態の場合、即ち、レベルＶｃｃの電圧が印加されている場合、入力端子１１に入力された信号は、スルーアウトして出力端子１２から出力されるとともに、トランジスタ１６のバッファにより、出力端子１７からも出力される（分配される）。 - 特許庁

When a reset operation or a power-off operation is performed from a control panel (or a host computer) (902), a job stored in a page buffer is recognized according to a job management table (905), and the transmission source (host computer) of the print job stored in the table is notified that the print job is to be eliminated (canceled) (908).例文帳に追加

操作パネル（またはホストコンピュータ）からリセット操作または電源オフ操作が行なわれると（９０２）、ページバッファに格納されたジョブをジョブ管理テーブルにより認識し（９０５）、該テーブルに格納されている印刷ジョブの送信元（ホストコンピュータ）に、当該印刷ジョブが削除（キャンセル）されることを通知する（９０８）。 - 特許庁

An output buffer circuit 110 is provided with an inverter 112, that inverts the output data from an internal circuit 20 and outputs the inverted data to an intermediate node ni, a gate connected to the intermediate node ni, and output transistors(TRs) QP1, QN1, QN2, QN3, that are connected in series between a power wire 80 and a ground wire 90.例文帳に追加

出力バッファ回路１１０は、内部回路２０からの出力データを反転して中間ノードｎｉに出力するインバータ１１２と、中間ノードｎｉと接続されるゲートを有し、電源配線８０と接地配線９０との間に直列に接続される出力トランジスタＱＰ１，ＱＮ１，ＱＮ２，ＱＮ３を備える。 - 特許庁

An output buffer 21 comprises transistors TP1 and TN1 connected between a power line and a ground line, and a resistor R1 connected between a node n1 and an input/output terminal 23.例文帳に追加

出力バッファ２１は、電源−グランド間に接続されたトランジスタＴＰ１，ＴＮ１と、ノードｎ１と入出力端子２３との間に接続された抵抗素子Ｒ１とを備え、出力バッファ２２は、電源−グランド間に接続されたトランジスタＴＰ２，ＴＮ２と、ノードｎ２と入出力端子２３との間に接続された抵抗素子Ｒ２とを備えている。 - 特許庁

To provide a method of manufacturing a power semiconductor device that makes an impurity concentration of an n-type buffer layer low to prevent a resistivity profile of an epitaxial layer from deteriorating, and enables minority carriers supplied from an p-type semiconductor substrate to an n^--type drift layer to be controlled.例文帳に追加

ｎ型バッファ層の不純物濃度の低濃度化を可能にしてエピタキシャル層の抵抗率プロファイルの劣化を防止し、かつｐ型半導体基板からｎ^−型ドリフト層に供給される少数キャリアの制御をも可能にした電力用半導体装置の製造方法を提供することを主目的とする。 - 特許庁

This electric power steering device 10 has a bearing 50 rotatably supporting a worm wheel 44 as a steering assist gear independently of a pinion shaft 13, and the buffer member 60 is sandwiched between a lock part 65 of an arm 64 connected to the pinion shaft 13 and a lock part 66 provided in the worm wheel 44.例文帳に追加

電動パワーステアリング装置１０において、操舵アシストギヤとしてのウォームホイール４４をピニオン軸１３とは独立して回転自在に支持する軸受５０を備えるとともに、緩衝部材６０をピニオン軸１３に結合したアーム６４の係止部６５と、ウォームホイール４４に設けた係止部６６との間に挟持してなるもの。 - 特許庁

This device comprises a fixing jig 20 detachably fixing a measuring cell 12 on a surface of an electric power cable 11, which is provided with a film-like piezoelectric device 13, a detecting electrode 14 placed on a face of the device 13, and a buffer block 15 placed on the other face of the device 13.例文帳に追加

フィルム状の圧電素子１３と、圧電素子１３の一方の面上に設けられた検出電極１４と、圧電素子１３の他方の面上に設けられた緩衝ブロック１５を備えた測定用セル１２を、電力ケーブル１１の表面上に着脱可能に固定する固定治具２０を備えている。 - 特許庁

An I/O buffer (interface circuit) 300 provided between a first circuit block (200) comprising a low withstand voltage transistor (LVTr) and a second circuit block (400) which are respectively activated by power sources of separate systems is constituted of a middle withstand voltage transistor (MVTr: transistor having a thicker gate insulation film than that of LVTr).例文帳に追加

別系統電源で動作する、低耐圧トランジスタ（ＬＶＴｒ）で構成される第１の回路ブロック（２００）と第２の回路ブロック（４００）との間に設けられるＩ／Ｏバッファ（インタフェース回路）３００を、中耐圧トランジスタ（ＭＶＴｒ：ゲート絶縁膜の膜厚がＬＶＴｒよりも厚いトランジスタ）で構成する。 - 特許庁

When oscillation starts with the initial rise in a power supply, all inversion buffers 11-13 are activated to raise current capability, and when oscillation is stabilized by clocking, until a given time by a counter 140, the inversion buffer selected by capability selection pads 134-136 is non-activated, to lower the current capability.例文帳に追加

電源が立ち上がって発振を開始した時点では全ての反転バッファ１１−１３を活性化して電流能力を上げ、カウンタ１４０により所定の時間まで計時して発振が安定した時点で、能力選択パッド１３４−１３６によって選択された反転バッファを非活性化して電流能力を下げる。 - 特許庁