「buffer power」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide an input buffer with which a pad can be pulled up to a power supply voltage level when turning the pad into a floating state, and a pull-up means can be protected when applying a high voltage to the pad.例文帳に追加

パッドがフローティング状態になる場合にパッドを電源電圧レベルにプルアップすることが可能であり、パッドに高電圧が印加される場合はプルアップ手段を保護することができる入力バッファを提供する。 - 特許庁

To obtain a page printer controller having buffer memories for storing the image data of a print page temporarily in a printer interface section in which initialization time of the controller is shortened at the time of turn on power.例文帳に追加

本発明はプリンタインターフェイス部内に印刷ページのイメージデータを一時的に納めるためのバッファメモリを有するページプリンタ制御装置に関するものであり、電源投入時の制御装置初期化処理時間を短くする。 - 特許庁

Thus, even if such local power source fluctuation occurs, the voltage between the gate and source of the transistor Mn3 is kept to be nearly constant to reduce the variation of the operation delay time of the clock buffer.例文帳に追加

これにより、そのような局部的な電源変動を生じても、電流源ＭＯＳトランジスタ（Ｍｎ３）のゲート・ソース間電圧は略一定に保たれ、クロックバッファの動作遅延時間のばらつきが小さくされる。 - 特許庁

To provide a fuel cell in which reaction gas can be supplied uniformly and reliably from a reaction gas interconnection hole to the reaction gas passage entirely through a buffer section, and excellent power generation performance can be maintained with a simple configuration.例文帳に追加

反応ガス連通孔からバッファ部を介して反応ガス流路全体に反応ガスを均一且つ確実に供給することができ、簡単な構成で、良好な発電性能を保持することを可能にする。 - 特許庁

To actualize a variable delay buffer circuit which gives a delay corresponding to a control signal by improving the precision of delay time setting with low power consumption and generates no glitch noise when the control signal is switched.例文帳に追加

低消費電力で遅延時間設定の精度を向上させ、制御信号に応じた遅延を実現すると共に、制御信号の切り替え時に、グリッチノイズが発生しない可変遅延バッファ回路を実現する。 - 特許庁

The glare-proof plate 1 forms a solar battery panel by arranging a plurality of solar battery cells 12 of double-sided power generation specifications and clamping both faces of the solar battery cells 12 by transparent plates 11 through a transparent buffer material.例文帳に追加

そしてこの防眩板１は、複数枚配列された両面発電仕様の太陽電池セル１２の両面に、透明な緩衝材を介して透明板１１によって狭設し、太陽電池パネルを形成する。 - 特許庁

A +5 V additional-power monitoring circuit 101 monitors the drive voltage of an optical coupler 103 to propagate the dot signal to a driver, and set the output of a buffer IC 104 to a high impedance state when the drive voltage becomes 4.25 V or less.例文帳に追加

＋５Ｖ別電源監視回路１０１は、ドット信号をドライバ回路に伝播するための光カプラ１０３の駆動電圧を監視し、４．２５Ｖ以下になるとバッファＩＣ１０４の出力をハイインピーダンス状態とする。 - 特許庁

Thus, by previously registering the end operation (such as 'LOG OFF' or 'SHUT DOWN') of the PC 20 in the register buffer 14a in a registration mode, that PC 20 can be appropriately ended when the power failure occurs.例文帳に追加

よって、登録モード７ａにおいて、予めＰＣ２０の終了操作（「LOG OFF」や「SHUT DOWN」）を登録バッファ１４ａに登録しておくことにより、停電の発生時に、そのＰＣ２０を適切に終了させることができる。 - 特許庁

To provide a driving device capable of reducing the heat evolution of the device and capable of realizing an energy saving measure by providing a means for judging a standby time and a means for controlling the supplying of a power source to a buffer RAM.例文帳に追加

待機時を判断する手段と、バッファＲＡＭ対する電源供給を制御する手段を設けることにより、装置の発熱の減少と、省エネルギー対策を実現したドライブ装置を提供する。 - 特許庁

To provide an output buffer capable of a high-speed operation with small power consumption which has a high degree of freedom of layout in the case of one chip integration, can easily take countermeasures against an ESD(Electrostatic Discharge) and latch-up while suppressing overshooting and undershooting.例文帳に追加

１チップに集積化する際のレイアウトの自由度が高く、ＥＳＤ及びラッチアップ対策が容易で、オーバーシュート・アンダーシュートを抑制しながら高速動作可能な低消費電力の出力バッファを提供する。 - 特許庁

A buffer 23 which is connected in the line from a main control CPU 1 that undergoes the energy saving control to a power-on CPU 15 consists of CMOSIC, etc., that has the reduced current leaked from an input terminal and also has the hysteresis characteristic.例文帳に追加

省エネ制御されるメイン制御用ＣＰＵ１から電源オンＣＰＵ１５へのバッファ２３を、入力端子からのリーク電流の少ない、かつヒステリシス特性を持たせたＣＭＯＳＩＣなで構成する。 - 特許庁

The cathode voltage VcL of the panel 1 is fed back to the PCB part 20, and a buffer circuit 22 controls the current amount of current Iac that the cathode voltage Vc of the power supply circuit 14 is equal to the cathode voltage VcL.例文帳に追加

パネル部１のカソード電圧ＶcLはＰＣＢ部２０にフィードバックされ、バッファ回路２２は、電源回路１４のカソード電圧Ｖcとカソード電圧ＶcLとが等しくなるように電流Ｉacの電流量を制御する。 - 特許庁

This invention relates to a technology such that noise becoming a problem in a control circuit does not sneak into an output buffer without increasing the number of power supply/ground pins (1) and without increasing the feed line inductance (2).例文帳に追加

本発明では、上記課題である（１）電源・グランドピン数増加と（２）給電ラインインダクタンスの増加を生じることなく、制御回路で問題となるノイズが出力バッファに回り込まないような技術を提供する。 - 特許庁

Capacity of the buffer tank 52 is set at 10 times of the quantity of the cutting liquid 142 to be required till the supply of the cutting liquid 142 is started by the engine pump 40 after detecting the abnormality of the power source voltage.例文帳に追加

バッファタンク５２の容量を、電源電圧の異常を検出したのちエンジンポンプ４０による切削液１４２の供給が開始されるまでに必要な切削液１４２の量の１０倍以上に設定する。 - 特許庁

Since the control signal Cs is given as positive and negative power supplies vh, vl of a buffer 13, a feedback amount of an operational amplifier 11 is adjusted thereby to adjust a modulation degree of the PWM modulation signal Vm.例文帳に追加

制御信号Ｃｓは、バッファ１３の正負電源ｖｈ，ｖｌの電圧として与えられるから、オペアンプ１１のフィードバック量がこれにより調整され、ＰＷＭ変調信号Ｖｍの変調度が調整される。 - 特許庁

To provide a load control apparatus which attains downsizing of components constituting a third power source section while enabling a large current as a charging current of a buffer capacitor, and is capable of reducing noise generation or load current vibration by reducing, as further as possible, an inter-switch voltage of the load control apparatus, when the buffer capacitor is completely charged.例文帳に追加

バッファコンデンサの充電電流として大電流を可能にしつつ、第３電源部を構成する部品の小型化を図ると共に、バッファコンデンサの充電完了時における負荷制御装置のスイッチ間電圧を可能な限り低くしてノイズの発生や負荷電流の振動を低減することが可能な負荷制御装置を提供する。 - 特許庁

For the vibration power generator, a fixed body includes a buffer magnet for making reaction act with a magnet body on the side of an inner surface of a housing, and the buffer magnet provided in at least one fixed body forms a repulsive magnetic field in a direction roughly matching with a reciprocating direction of the magnet body and generates the reaction to act with the magnet body.例文帳に追加

振動発電機は、固定体が、筐体の内面の側に、磁石体との間で反発力を作用させる緩衝磁石を有し、少なくとも一方の固定体が備える緩衝磁石が、該磁石体の往復動方向と略一致する方向に反発磁界を形成し、磁石体との間に作用する反発力を発生させる。 - 特許庁

To provide a frequency divider circuit for reducing the ratio of a large power consumption circuit, such as a buffer circuit, and avoiding the increase of power consumption due to a limited layout by placing the frequency divider circuit in each clock source with respect to a circuit in charge of division of all the clock sources normally with one frequency divider circuit.例文帳に追加

通常は１つの分周回路で全クロック源の分周を担う回路に対して、各クロック源に分周回路を接続して配置し、バッファ回路などの消費電力の大きい回路の割合を減らして、レイアウト的な制限からくる消費電力の増加を回避する分周回路を提供する。 - 特許庁

A small amplitude output buffer 10 is constituted by inserting a PMOS transistor which is diode-connected, an inverter 13 and a diode connected NMOS transistor 12 serially between a power source VDD and a ground VSS and by connecting a resistance element 14 between a power source terminal and a ground terminal of the inverter 13.例文帳に追加

ダイオード接続されたＰＭＯＳトランジスタ１１、インバータ１３、ダイオード接続されたＮＭＯＳトランジスタ１２を電源ＶＤＤおよびグラウンドＶＳＳ間に直列に挿入し、インバータ１３の電源端子およびグラウンド端子間に抵抗素子１４を接続することにより小振幅出力バッファ１０を構成する。 - 特許庁

The output buffer circuit 1 is provided with a first level converter circuit 21 for outputting a signal B with a ground and an external output interface power supply potential VDH, defined as amplitude range on the basis of a data input signal A with the ground and a power supply potential VDL, at a semiconductor chip core side defined as an amplitude range.例文帳に追加

出力バッファ回路１は、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とするデータ入力信号Ａに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｂを出力する第１レベルコンバータ回路２１を備えた。 - 特許庁

In an output buffer circuit, voltage Vref being gate voltage of a PMOS transistor 31 is changed in accordance with voltage of power supply voltage VCC1, a PMOS transistor 32 is serially connected to the PMOS transistor 31, and gate voltage of the PMOS transistor 32 is changed in accordance with the voltage of the power supply voltage VCC1.例文帳に追加

電源電圧ＶＣＣ１の電圧に応じてＰＭＯＳトランジスタ３１のゲート電圧である電圧Ｖｒｅｆを変えると共に、ＰＭＯＳトランジスタ３１にＰＭＯＳトランジスタ３２を直列に接続しＰＭＯＳトランジスタ３２のゲート電圧を電源電圧ＶＣＣ１の電圧に応じて変えるようにした。 - 特許庁

In the oscillation circuit module, an external power terminal VB2 to which a base bias circuit (R11, R12, R13) connected to a base of a buffer transistor Q12 of a first voltage-controlled oscillator VCO 1 is connected via a switch SW1 is different from an external power terminal VB1 to which a collector of the transistor Q12 is connected.例文帳に追加

第１の電圧制御発振回路ＶＣＯ１のバッファ用トランジスタＱ１２のベースに接続したベースバイアス回路（Ｒ１１，Ｒ１２，Ｒ１３）がスイッチＳＷ１を介して接続される外部電源端子ＶＢ２と、トランジスタＱ１２のコレクタが接続される外部電源端子ＶＢ１とを異ならせる。 - 特許庁

The power source input impedance of an LSI is calculated from the number of output buffers of an LSI, the output impedance of the output buffer, LSI terminal, package, the characteristic impedance of the power source/GND of a chip terminal section, the characteristic impedance of a signal, the characteristic impedance of wiring connected to the LSI output terminal, and the damping resistance of an output signal.例文帳に追加

ＬＳＩの出力バッファ数、出力バッファの出力インピーダンス、ＬＳＩ端子、パッケージ、チップ端子部分の電源／ＧＮＤの特性インピーダンス、信号の特性インピーダンス、ＬＳＩ出力端子に接続する配線の特性インピーダンス、出力信号のダンピング抵抗からＬＳＩの電源入力インピーダンスを計算する。 - 特許庁

When the speech section deciding part 110 recognizes speech in the power spectrum, the switch S1 is changed over to the side B of the fixed terminal, a matching part 109 recognizes each word of the speech according to recognition vocabulary of a recognition vocabulary dictionary 108 and acoustic models of the acoustic model buffer 107 to the speech of the power spectrum.例文帳に追加

音声区間判定部１１０でパワースペクトルに音声の認識時に、スイッチＳ１を固定端子Ｂ側に切り替え、マッチング部１０９でパワースペクトルの音声に対して認識語彙辞書１０８の認識語彙と音響モデルバッファ１０７の音響モデルにしたがって音声の各単語を認識する。 - 特許庁

When a power supply voltage Vcc is applied to a semiconductor integrated circuit device, a transistor 2 is turned on because a power supply voltage Vcc is applied to its gate, and a device such as an input buffer B or the like can be protected against breakdown caused by electrostatic discharge noises by making either a transistor 3 or a diode 5 absorb a overvoltage through the intermediary of the transistor 2.例文帳に追加

半導体集積回路装置に電源電圧Ｖ_CCが供給されている場合、ゲートに電源電圧Ｖ_CCが供給されるトランジスタ２がＯＮとなり、静電放電ノイズはトランジスタ２を介してトランジスタ３、またはダイオード５のいずれかに過電圧が吸収され、入力バッファＢなどのデバイス破壊を防止する。 - 特許庁

In the case that a half-depression timer function acts and power is turned off by a power source control part 31a in the middle of photographing a set number of frames in the multiple exposure photographing, a storage control part 31b transfers image data of photographed frames, which is stored in a buffer memory 23, to a storage medium 30 to be stored.例文帳に追加

多重露出撮影において設定されたコマ数の撮影途中で、半押しタイマー機能が働き電源制御部３１ａにより電源がオフされる場合に、記憶制御部３１ｂは、バッファメモリー２３に記憶されていた撮影済みのコマの画像データを記憶媒体３０に転送し記憶させる。 - 特許庁

Still further, when low power consumption mode is specified, a current path of a CLK buffer (64) for generating the internal clock signal is interrupted and the paths of the circuits (20) and (22) are interrupted, according to an external clock enabling signal(EXCKE) and a low power mode instruction signal (SRFPWD).例文帳に追加

また、低電力消費モードが指定されたときには、外部クロックイネーブル信号（ＥＸＣＫＥ）と低電力モード指示信号（ＳＲＦＰＷＤ）に従って、内部クロック信号を発生するＣＬＫバッファ（６４）の電流経路を遮断し、またコントロールバッファ回路およびアドレスバッファ回路の電流経路を遮断する。 - 特許庁

To provide a buffer circuit which does not have the constraint of level control or an increase of power consumption, does not need complicated capacity design and can accelerate signal transition without providing a resistance bringing about an increase of a chip area.例文帳に追加

レベル制御の制約や消費電力の増大が無く、困難な容量設計を必要とせず、また、チップ面積の拡大を招く抵抗を設けることなく、信号遷移を高速化することができるバッファ回路を提供する。 - 特許庁

Analysis is performed in order of (1) electromigration (EM) of a power source line, (2) crosstalk between signal lines, (3) simultaneous switching noise (SSN) of an I/O buffer, (4) unnecessary electromagnetic emission (EMI) and resonance, to determine whether or not preset criteria are satisfied.例文帳に追加

1) 電源線のエレクトロマイグレーション（EM）、2) 信号線間クロストーク、3) I/Oバッファの同時スイッチング・ノイズ（SSN）、4) 不要電磁放射（EMI）と共振、という順番で解析し、それぞれに予め設定された判定基準が満たされたかどうかの判定を行う。 - 特許庁

To provide a digital signal processing device and a method, where an input data buffer can be dispensed with, the operation speed is lowered so as to reduce power consumption, and overflow and underflow of data can be avoided in an asynchronous input.例文帳に追加

入力データバッファを省略でき、動作速度を低減することで低消費電力化をはかり、さらに非同期入力におけるデータのアンダーフローとオーバーフローを回避できるディジタル信号処理装置及びその処理方法を実現する。 - 特許庁

The circuit further includes at least one noise current buffer (NCB) connected between at least one first trigger tap of the SCR and the first voltage source such that the first trigger tap of the SCR is connected to an electric power supply.例文帳に追加

回路はまた、ＳＣＲの少なくとも１つの第１のトリガ・タップと第１の電圧源の間に結合された少なくとも１つのノイズ電流バッファ（ＮＣＢ）を含み、ＳＣＲの第１のトリガ・タップは電源に結合されるようになる。 - 特許庁

A program memory 3 and a font memory 4 are connected through a bus buffer 12 to a bus line 11 to which a CPU and a main storage memory or the like are connected, and an interrupting circuit 13 for interrupting power supply to each memory 3 and 4 is arranged.例文帳に追加

ＣＰＵ、主記憶メモリ等が接続されるバスライン１１には、バス・バッファ１２を介してプログラムメモリ３及びフォントメモリ４が接続され、各メモリ３、４への電源供給を遮断する遮断回路１３が設けられている。 - 特許庁

The power-on command 1 written in the transmission buffer is transmitted to a display control board 1 bite at a time by a timer interrupt processing, and the display control board receiving the command displays the initial screen on an LCD.例文帳に追加

送信バッファへ書き込まれた電源投入コマンド１はタイマ割込処理によって１バイトずつ表示用制御基板へ送信され、そのコマンドを受信した表示用制御基板によって、ＬＣＤディスプレイに初期画面が表示される。 - 特許庁

In this flash memory element, a drain junction power supply terminal line and the ground terminal line are connected with connection terminals which are not contiguous to each other at the joint of the internal circuit of the flash memory element and an SDA input buffer.例文帳に追加

本発明に係るフラッシュメモリ素子は、フラッシュメモリ素子の内部回路とＳＤＡ入力バッファとの接続部において、ドレイン接合電源端子ラインと接地端子ラインとが互いに隣接しない接続端子に接続される。 - 特許庁

To provide a differential circuit and a receiving system equipped with the circuit which can output a differential power output with a fixed common mode voltage, without having a feedback configuration and include a buffer stage suitable for driving internal loading of a chip.例文帳に追加

フィードバック構成を有することなく、一定のコモンモード電圧を持った差動出力を出力でき、且つチップ内部負荷をドライブするのに適当なバッファ段を有する差動回路及びそれを備えた受信装置を提供する。 - 特許庁

The differential buffer amplifier 11 comprises bipolar transistors 24, 25 whose emitters are connected in common and load resistors 26, 27 connected to a point of a power supply voltage Vcc, and the commonly connected emitters are connected to a midpoint of an inductor of a differential oscillator 12.例文帳に追加

差動バッファ増幅器１１は、エミッタが共通接続のバイポーラトランジスタ２４，２５と電源電圧Ｖｃｃに接続の負荷抵抗２６，２７からなり、共通エミッタは差動発振器１２のインダクタの中点に接続される。 - 特許庁

The anode voltage VaL of a panel 1 is fed back to a PCB part 20, and the buffer circuit 21 of the PCB part 20 controls the current amount of current Iac so as to make the anode voltage VaL approach the anode voltage Va of a power supply circuit 14.例文帳に追加

パネル部１のアノード電圧ＶaLはＰＣＢ部２０にフィードバックされ、ＰＣＢ部２０のバッファ回路２１は、アノード電圧ＶaLを電源回路１４のアノード電圧Ｖaに近づけるように電流Ｉacの電流量を制御する。 - 特許庁

A terminal control means outputs a signal for setting an output buffer 43A connected to an external signal terminal 42, to a high impedance state, in response to a command to be output when the CPU enters the low-power consumption mode.例文帳に追加

端子制御手段は、ＣＰＵが低消費電力モードに移行する場合に出力するコマンドに応じて、外部信号端子４２に接続される出力バッファ４３Ａをハイインピーダンス状態に設定するための信号を出力する。 - 特許庁

A first separator 18 constituting the power-generating unit 12 has an oxidizer gas flow channel 50 to which an oxidizer gas outlet communicating hole 30b is made to communicate with a lower end region of the oxidizer gas flow channel 50 through an outlet buffer 54.例文帳に追加

発電ユニット１２を構成する第１セパレータ１８は、酸化剤ガス流路５０を設けるとともに、前記酸化剤ガス流路５０の下端部位に出口バッファ部５４を介して酸化剤ガス出口連通孔３０ｂが連通する。 - 特許庁

A detecting circuit 32 detects the envelope of the transmit signal outputted from the power amplifier of the transmitter to an antenna side and its detection voltage Vs is outputted to a CPU through a buffer 34 and also inputted to a peak holding circuit 36.例文帳に追加

送信機のパワーアンプからアンテナ側に出力される送信信号を検波回路３２で包絡線検波し、その検波電圧Ｖｓを、バッファ３４を介してＣＰＵに出力すると共に、ピークホールド回路３６に入力する。 - 特許庁

An output buffer circuit 4 in the output circuit of the semiconductor device includes a P channel MOS transistor 27.1 and a resistive element 29.1 connected in series between a line of a power supply level VDD and an output node N12.例文帳に追加

この半導体装置の出力回路において、出力バッファ回路４は、電源電位ＶＤＤのラインと出力ノードＮ１２との間に直列接続されたＰチャネルＭＯＳトランジスタ２７．１および抵抗素子２９．１を含む。 - 特許庁

A shunt resistor 30 is inserted in series at a portion where the output current of a unidirectional power supply part 1 of the high frequency heating device can be measured, and the voltage generated by this shunt resistor 30 is taken out by a buffer 31.例文帳に追加

高周波加熱装置の単方向電源部１の出力電流を測定できる個所に対して直列にシャント抵抗３０を介挿し、このシャント抵抗３０で発生する電圧をバッファ３１で取り出すように構成する。 - 特許庁

The buffer 153 is pushed by the pin 101 and moves in the direction crossing the movement direction of the pin 101, presses against the inner surface of a housing 112 fixed to a rail 250 to causes braking power by its frictions with the housing 112.例文帳に追加

緩衝部材１５３は、ピン１０１に押されてピン１０１の移動方向と交差する方向に移動し、レール２５０に固定されたハウジング１１２の内面に圧接して、ハウジング１１２との間に摩擦による制動力を発生させる。 - 特許庁

To enable realization of the function of 'tracking reproduction' and also to solve the problems such as the heat generation of a disk motor or a disk motor driving circuit, the increase of power consumption of a device and the cost increase due to the use of a large capacity buffer memory.例文帳に追加

「追いかけ再生」の機能を実現可能とすると共に、ディスクモータやディスクモータ駆動回路の発熱、装置の消費電力の増大、大容量のバッファメモリを使用することによるコスト上昇の問題を解決する。 - 特許庁

A short-circuit switch 14 which short-circuits input and output ends of a buffer amplifier 15 is provided, and an incoming tone signal and a reception voice signal from the mobile phone are outputted to the earphone even when a power source is turned off or a battery is consumed.例文帳に追加

また、バッファアンプ１５の入出力端間を短絡する短絡スイッチ１４を設けて、電源オフ時やバッテリ消耗時でも携帯電話機からの着信音信号及び受話音信号をイヤホン１９へ出力する。 - 特許庁