「buffer power」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In addition, when the power is turned off in the case of abnormality in a main control part, the power is turned off after separating a data bus by controlling bus buffer between the main control part and a storage device.例文帳に追加

また、主制御部の異常時に電源切断する場合は主制御部と記憶装置間のバスバッファを制御してデータバスを分離した上で電源切断している。 - 特許庁

On the other hand, an output buffer 20 in an input/output circuit 9 outputs a signal of a level of a power source potential Vcc+3Vth to a power source potential Vcc-3Vth.例文帳に追加

一方、入出力回路９中の出力バッファ２０は電源電位Ｖｃｃ＋３Ｖｔｈから電源電位Ｖｃｃ−３Ｖｔｈのレベルの信号を出力する。 - 特許庁

When a power supply voltage is not more than an operation guarantee power supply voltage, a current buffer circuit 11 drives a memory circuit 3 into a reset status synchronously with the reset of a microprocessor 2.例文帳に追加

電源電圧が動作保証電源電圧以下のとき、電流バッファ回路１１は、マイクロプロセッサ２をリセットするのに同期してメモリ回路３をリセット状態に駆動する。 - 特許庁

A buffer circuit 10 configured as above receives an oscillation output current from the power supply terminal 1 to relieve a load of the reference power supply section 4 and to stabilize the section 4.例文帳に追加

前記のように構成したバッファ回路１０により、電源端子１からの発振出力電流を取ることにより基準電源部４の負荷を軽減し安定にする。 - 特許庁

To reduce power consumption of an OLT by reducing power consumed in a buffer provided on the OLT, in order to store arrival data addressed to a sleeping logical link terminal.例文帳に追加

スリープ中の論理リンク終端宛に到達するデータを蓄積するために、ＯＬＴが備えるバッファで消費される電力を抑え、ＯＬＴの消費電力を削減する。 - 特許庁

To improve use efficiency of a buffer memory by reducing power consumption, by reducing loss of data caused by sudden power interception even in a connection environment in which data transfer is not fixed.例文帳に追加

データ転送が一定ではない接続環境でも，消費電力を低減し，急な電源遮断によるデータの消失を低減し，バッファメモリの使用効率を向上させる。 - 特許庁

A first high potential side power source Vdd1 is supplied to the internal circuit unit 11, and a second high potential side power source is supplied to the output buffer circuit unit 12.例文帳に追加

内部回路部１１には第１の高電位側電源Ｖｄｄ１が供給され、出力バッファ回路部１２には第２の高電位側電源が供給される。 - 特許庁

In this case, a transistor 172 of a buffer circuit 160 is turned ON to release a contact 142 of a power relay 140 and supply of a power to a refrigerant unit is cut off.例文帳に追加

これにより、バッファ回路１６０のトランジスタ１７２がオンして、パワーリレー１４０の接点１４２を開放して、冷媒ユニットへの電力の供給を遮断する。 - 特許庁

A voltage applied from an external battery power source 23 to an output terminal of the power semiconductor element 24 is fed to the buffer circuit 29 via a resistor element 28.例文帳に追加

バッファ回路２９には、外部のバッテリー電源２３からパワー半導体素子２４の出力端子に印加される電圧が抵抗型素子２８を介して供給される。 - 特許庁

To obtain a power unit of a microphone which is simplified is circuit constitution by incorporating a phantom power source together with a buffer amplifier, and free of a variation in an operation point caused by a variation in a bias voltage of the buffer amplifier and hardly affected by an external magnetic field.例文帳に追加

緩衝増幅器とともにファントム電源を組み込んで、回路構成の簡単化を図り、また、緩衝増幅器のバイアス電圧の変化による動作点の変化がなく、外部磁界の影響を受けにくいマイクロホンの電源装置を得る。 - 特許庁

Moreover, by adopting the segment side voltage V2 as a positive power source of a buffer circuit composed of an operational amplifier, it is possible to control an electric power loss of the buffer circuit 120 composed of the operational amplifier to (V2-V1)×(current consumed by a liquid crystal panel).例文帳に追加

また、オペンアンプで構成されるバッファ回路の正電源をセグメント側電圧のＶ２から採ることにより、このオペアンプで構成されるバッファ回路１２０の電力損失を（Ｖ２−Ｖ１）×（液晶パネルの消費電流）に抑えることができる。 - 特許庁

Power supplies of the clock buffers CK1-CK3 for distributing clock to each functional block are connected with a power supply VDDck for clock buffer independently from the power supply of each functional block and control the voltages independently from the power supplies VDD1-VDD3 of the functional blocks.例文帳に追加

各機能ブロックへクロックを分配するクロックバッファＣＫ１〜ＣＫ３の電源は、各機能ブロックの電源とは別にクロックバッファ用電源ＶＤＤｃｋに接続し、その電圧を機能ブロックの電源ＶＤＤ１〜ＶＤＤ３とは別に制御する。 - 特許庁

A bypass capacitor 12 corresponding to the size of a buffer 11 for clock supply is arranged adjacent to the buffer 11 between the power source and the ground of the buffer 11 placed right before the flip flops(FFs) 13, 14 and 15 formed on a semiconductor circuit chip.例文帳に追加

半導体集積回路チップ上に形成されるフリップフロップ（ＦＦ）１３，１４，１５の直前に配置されるクロック供給用バッファ１１の電源とグランド間に、クロック供給用バッファ１１と隣接させてこのバッファサイズに応じたバイパスコンデンサ１２を配置する。 - 特許庁

To reduce power consumption, to improve a transmission rate of an input/output buffer, and to suppress an increase in manufacturing cost.例文帳に追加

低消費電力、および入出力バッファの転送レートの向上を実現させると共に、製造コストの増加を抑える。 - 特許庁

To reduce a static capacitance, size, and weight of a capacitor used to buffer energy on a power conversion DC-link.例文帳に追加

電力変換ＤＣリンクのエネルギーをバッファするために使用されるコンデンサの静電容量、サイズ、および重量を低減する。 - 特許庁

To provide a circuit capable of realizing with a small power consumption, a peak hold circuit and an output buffer amplifier used for a nuclear medical diagnosis device.例文帳に追加

核医学診断装置に用いるピークホールド回路と出力バッファアンプを低消費電力で実現する回路を提供する。 - 特許庁

Alternately, the power provided to the line buffer SRAM cell is connected again before the signal on the read enable line is deactivated.例文帳に追加

或いは、ラインバッファＳＲＡＭセルに提供される電力は、リードイネーブルラインの信号が非アクティブにされる前に、再接続する。 - 特許庁

To realize low power consumption by fixing input of an input buffer circuit and reducing a through current.例文帳に追加

入力バッファ回路の入力を固定して貫通電流を低減させることにより一層の低消費電力を実現する。 - 特許庁

To feed a stable direct current power supply to an amplifying element of a buffer circuit with a simple configuration, and to stabilize an operation.例文帳に追加

簡単な構成でバッファ回路の増幅素子に安定した直流電源を供給でき、動作の安定化を図ること。 - 特許庁

Game medium number data by which the number of total put-out balls can be specified are stored by power-backed-up by a total prize ball number storing buffer.例文帳に追加

払出総数を特定可能な遊技媒体数データは、総賞球数格納バッファに電源バックアップされて記憶される。 - 特許庁

To increase operation speed of a circuit in which a translation look- aside buffer and a cache memory incorporated in a microprocessor are incorporated and to reduce power consumption of it.例文帳に追加

マイクロプロセッサに搭載されるトランスレーションルックアサイドバッファとキャッシュを搭載した回路の高速化、低消費電力化する。 - 特許庁

The power supply device includes a buffer, a control section, a rectifying circuit (10), a smoothing circuit (20) and a switch (SW).例文帳に追加

さらに、当該電源装置は、バッファと、制御部と、整流回路（１０）と、平滑回路（２０）と、スイッチ（ＳＷ）とを備えている。 - 特許庁

An output buffer 104 for adjustment and an external resistor R1 are connected in series between a VDD power source and a ground.例文帳に追加

調整用出力バッファ１０４と、外部抵抗Ｒ１とは、ＶＤＤ電源とグランドとの間に、直列に接続される。 - 特許庁

To provide a method of forming a buffer layer of a solar cell that is high in light-electric power conversion efficiency and is superior in surface morphology.例文帳に追加

光−電力変換効率の大きい、表面モフォロジーの優れた太陽電池のバッファー層作成方法を提供する。 - 特許庁

This power supply consists of an N buffer 22, a P buffer 23, a comparator 24, a variable resistance control circuit 25, voltage-dividing resistors R1 to R4, variable resistors r1 to r3 and a resistor Rr.例文帳に追加

電源装置は、Ｎバッファ２２と、Ｐバッファ２３と、コンパレータ２４と、可変抵抗制御回路２５と、分圧抵抗Ｒ１〜Ｒ４と、可変抵抗ｒ１〜ｒ３と、抵抗Ｒｒと、から構成されている。 - 特許庁

Thus, the buffer part 21 can apply auxiliary capacitance driving voltage of an expected voltage value to an auxiliary capacitance line, without thickening wiring for supplying the power supply voltage to the buffer part 21.例文帳に追加

これにより、バッファ部２１の電源電圧を供給する配線を太くすることなく、バッファ部２１が、期待した電圧値の補助容量駆動電圧を補助容量線に印加することが可能になる。 - 特許庁

When high-speed processing is not performed, the power control part invalidates the termination resistor of the buffer and slows down a clock to be supplied to the buffer than when the termination resistor is valid.例文帳に追加

そして、電力制御部は、高送処理が実施されていない場合、バッファ部の終端抵抗を無効にするとともに、バッファ部に供給されるクロックを終端抵抗が有効のときに比べて低速にする。 - 特許庁

When a power-on command transmission completion flag is in an off-state (S25: No), a power-on command 1 is written into a transmission buffer (S26); the power-on command transmission completion flag is turned on (S27); and this processing is terminated.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

When a power supply command transmission completion flag is turned off (S25: No), a power supply command is written to a transmission buffer (S26), the power supply command transmission completion flag is turned on (S27) and the processing is ended.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

If a completed transmission flag for a power source-feeding command is already turned off (S25:No), the power source-feeding command 1 is loaded into a transmission buffer (S26) and the completed transmission flag for the power source-feeding command is turned on (S27) to end the processing.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

The input output buffer is provided with a power supply generating circuit 16 that converts the voltage signal EB externally received into a proper level corresponding to a high level power supply VDE to generate a reference power supply VDO.例文帳に追加

入出力バッファは、外部から入力される電圧信号ＥＢを高電位電源ＶＤＥに対応する適切な電位に変換して基準電源ＶＤ０を生成する電源作成回路１６を備える。 - 特許庁

A power saving mode control part 16 transmits a power saving mode setting frame in which a power saving mode time TPS is described to a house side device ONU whose unicast frame transmitted in the downlink buffer part 13 is empty.例文帳に追加

省電力モード制御部１６は、下りバッファ部１３の中の送信するユニキャストフレームが空の宅側装置ＯＮＵに対して省電力モード時間ＴＰＳを記述した省電力モード設定フレームを送信する。 - 特許庁

When power accumulated by the buffer/accumulation means 130, 131 becomes accumulation power necessary for engine start, the accumulated power is released and transmitted to the rotary driven part M to start engine via the rotary driven part M.例文帳に追加

前記緩衝・蓄力手段(130,131) に蓄えられた蓄力がエンジン始動に必要な蓄力となったとき、その蓄力が開放されて前記回転従動部(M) へと伝達され、同回転従動部(M) を介してエンジンを始動させる。 - 特許庁

When a power supply command transmission completion flag is off (S25:No), a power supply command 1 is written to a transmission buffer (S26), the power supply command transmission completion flag is turned on (S27), and the processing is ended.例文帳に追加

電源投入コマンド送信済フラグがオフされていれば（Ｓ２５：Ｎｏ）、電源投入コマンド１を送信バッファへ書き込み（Ｓ２６）、電源投入コマンド送信済フラグをオンして（Ｓ２７）、この処理を終了する。 - 特許庁

A power generating mechanism part 30 comprising a coil 31 and a magnet 32 is installed in a position near the buffer support member 15, and the electric power generated by the power generating mechanism part 30 utilizing the vibration of the machine body is stored in the battery 36.例文帳に追加

緩衝支持部材１５の近傍位置に、コイル３１と磁石３２とからなる発電機構部３０を設置し、機体の振動を利用して発電機構部３０で発電された電力をバッテリ３６へ蓄える。 - 特許庁

Each of input/output buffer cells 2 and 3 which are arranged around the chip of the semiconductor integrated circuit is provided with power supply pads 6 and 7 that receive at least either of first power supply voltage Vcc and second power supply voltage Vss to be supplied to an output buffer circuit 4, from the outside of the chip.例文帳に追加

半導体集積回路のチップ周辺部に複数配置する入出力バッファセル２，３の夫々が、出力バッファ回路４に供給すべき第１電源電圧Ｖｃｃと第２電源電圧Ｖｓｓの少なくとも何れか一方の電源電圧をチップ外部から受け取るための電源パッド６，７を備える。 - 特許庁

The differential input buffer 2 consists of an internal differential input buffer 122, that receives a differential signal (strobe P signal 26 and strobe N signal 27), an internal differential input buffer 224, that receives the strobe P signal 26 and an external reference voltage-use power supply 23, and the phase comparator 21 that receives output signals from the internal differential input buffer 122 and the internal differential input buffer 224.例文帳に追加

差動入力バッファ２は、差動信号（ストローブＰ信号２６、ストローブＮ信号２７）を入力とした内部差動入力バッファ１２２と、ストローブＰ信号２６と外部参照電圧用電源２３を入力とした内部差動入力バッファ２２４と、内部差動入力バッファ１２２と内部差動入力バッファ２２４の出力信号を入力とした、位相比較器２１から構成される。 - 特許庁

Plasma is generated in a first buffer portion 310, which is defined by a gap between the RF electrode plate and an upper surface of the showerhead, by means of the electric power applied from the RF power source to the RF electrode plate.例文帳に追加

ＲＦ電極板に印加されるＲＦ電源により、ＲＦ電極板とシャワーヘッドの上面との間に区画された第１のバッファ部３１０でプラズマが発生する。 - 特許庁

To provide an image processing apparatus and electronic equipment for performing processing for stopping a line buffer in only an unnecessary amount when priority is given to power consumption by trade-off of image quality and the power consumption.例文帳に追加

画質と消費電力のトレードオフで消費電力を優先させる場合、不要な分だけラインバッファーを停止させるための処理を行う画像処理装置及び電子機器を提供する。 - 特許庁

An output circuit 8 serving to buffer a signal 12 generated by a core circuit 10 within a power domain has its own output power supply voltage IOV_dd.例文帳に追加

電力領域内のコア回路１０によって生成された信号１２をバッファする働きをする出力回路８は、それぞれ出力電力供給電圧ＩＯＶ_ｄｄを有している。 - 特許庁

When transiting an image reader 1 from standby state to power saving state, after a buffer 15 closes a connecting circuit 14, an opener/closer 13 closes a power supply circuit 12.例文帳に追加

画像読取り装置１が待機状態から省電力状態へ移行するとき、バッファ１５が接続回路１４を閉塞した後、開閉器１３は電力供給回路１２を閉塞する。 - 特許庁

The circuit for multiple sub-routine call instruction and the circuit for low-power loop are shared to dispense with the instruction buffer exclusive for the low-power loop instruction, whereby the increase of circuit scale is suppressed.例文帳に追加

多重サブルーチンコール命令用の回路と低電力用ループの回路とを共有化し、低電力ループ命令専用の命令バッファを不要とし、回路規模の増加を抑える。 - 特許庁

Second power-supply wiring LVL is connected to second circuits LC of the input/output buffer circuits BF and supplies a second power-supply voltage VCC2 to the second circuits LC.例文帳に追加

第２の電源配線ＬＶＬは、入出力バッファ回路ＢＦの第２の回路部分ＬＣと接続され、第２の回路部分ＬＣに第２の電源電圧ＶＣＣ２を供給する。 - 特許庁

First power-supply wiring HVL is connected to first circuits HC of the input/output buffer circuits BF and supplies a first power-supply voltage VCC1 to the first circuits HC.例文帳に追加

第１の電源配線ＨＶＬは、入出力バッファ回路ＢＦの第１の回路部分ＨＣと接続され、第１の回路部分ＨＣに第１の電源電圧ＶＣＣ１を供給する。 - 特許庁

A buffer circuit group 11a on the clock tree network includes a transmission control circuit GCB for controlling application/shut off of a clock signal CLK to the buffer circuit group 11a, and switch circuits TR3, TR4 for interrupting the connection between the buffer circuit group 11a and power supplies VDD, Vss when the transmission control circuit GCB interrupts the clock signal CLK.例文帳に追加

バッファ回路群１１ａへのクロック信号ＣＬＫの供給と遮断を制御する伝達制御回路ＧＣＢと、伝達制御回路ＧＣＢでクロック信号ＣＬＫを遮断するとき、バッファ回路群１１ａと電源ＶDD，Ｖssとの接続を遮断するスイッチ回路Ｔr3，Ｔr4とを備えた。 - 特許庁