1153万例文収録!

「cache sharing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > cache sharingに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

cache sharingの部分一致の例文一覧と使い方

該当件数 : 29



例文

REDUCING INFORMATION LEAKAGE BETWEEN PROCESSES SHARING CACHE例文帳に追加

キャッシュ共用処理間の情報漏洩削減 - 特許庁

DEVICE AND METHOD OF SHARING CACHE AMONG PROCESSORS例文帳に追加

プロセッサ間でキャッシュを共有する装置および方法 - 特許庁

To decrease the rate of data sharing between cache memories by improving the hit rates of the cache memories.例文帳に追加

キャッシュメモリのヒット率を向上させて、キャッシュメモリ間のデータ共有率を低減する。 - 特許庁

URL INFORMATION SHARING SYSTEM USING PROXY CACHE OR PROXY LOG例文帳に追加

プロキシキャッシュ又はプロキシログによるURL情報共有システム - 特許庁

例文

A first local cache controller associated with a first local cache of a first processor detects occurrence of false sharing of a first cache line by a second processor running a program code and allows the false sharing of the first cache line by the second processor.例文帳に追加

第1プロセッサの第1ローカル・キャッシュに関連する第1ローカル・キャッシュ・コントローラは、プログラム・コードを実行中の第2プロセッサによる第1キャッシュ・ラインの偽共有(false sharing)の発生を検出し且つ第2プロセッサによる第1キャッシュ・ラインの偽共有を許可する。 - 特許庁


例文

The false sharing of the first cache line occurs upon updating a first portion of the first cache line in the first local cache by the first local cache controller and subsequent updating a second portion of the first cache line in a second local cache by a second local cache controller.例文帳に追加

第1キャッシュ・ラインの偽共有が発生するのは、第1ローカル・キャッシュ・コントローラによって第1ローカル・キャッシュ内の第1キャッシュ・ラインの第1部分を更新し、その後に、第2ローカル・キャッシュ・コントローラによって第2ローカル・キャッシュ内の第1キャッシュ・ラインの第2部分を更新する場合である。 - 特許庁

To provide a device and a method of sharing a cache among a plurality of processors.例文帳に追加

複数のプロセッサ間でキャッシュを共有する装置及び方法を提供すること。 - 特許庁

To avoid an overlapping cache by sharing one and the same data in a storage device with a disk cache divided into a plurality of sections.例文帳に追加

ディスクキャッシュを複数の区画に分割したストレージ装置において、同一のデータを前記区画間で共有し、重複キャッシュを避ける。 - 特許庁

The system (100) makes sharing of the cache data array at a high order level among the plurality of processors possible as shortening cache waiting time.例文帳に追加

システム(100)は、キャッシュ待ち時間を短縮しつつ、上位レベルのキャッシュデータアレイを複数のプロセッサ間で共有することを可能にする。 - 特許庁

例文

To reduce transactions for keeping cache consistency in a main memory sharing multiprocessor.例文帳に追加

主記憶共有マルチプロセッサにおいて、キャッシュ一貫性を保持するためのトランザクションを削減する。 - 特許庁

例文

Also, the processing part 22 generates a cache management file 25 for performing access to the cache information 26, and stores it in the storage part 24, and in sharing the cache information 26, the processing part 22 transmits the cache management file 25 to another user client.例文帳に追加

また、処理部22は、キャッシュ情報26へアクセスするためのキャッシュ管理ファイル25を生成して記憶部24に記憶し、キャッシュ情報26を共有する際は、このキャッシュ管理ファイル25を他の利用者クライアントに送信する。 - 特許庁

To provide a cache memory control device for sharing information stored in a cache line among a plurality of processes while securing secrecy even for a process which is not permitted to perform access to a cache line.例文帳に追加

キャッシュラインへのアクセスを許可されていないプロセスに対して秘匿性を確保しつつ、キャッシュラインに記憶された情報を複数のプロセス間で共有することができるキャッシュメモリ制御装置を提供する。 - 特許庁

FILE SHARING NETWORK SYSTEM, DATA STRUCTURE USED FOR FILE TRANSER OF FILE SHARING NETWORK SYSTEM, FILE TRANSFER METHOD FOR FILE SHARING NETWORK SYSTEM, FILE DISCLOSURE COMPUTER, CACHE COMPUTER, FILE ACQUISITION COMPUTER AND COMPUTER PROGRAM例文帳に追加

ファイル共有ネットワークシステム、ファイル共有ネットワークシステムのファイル転送に用いられるデータ構造、ファイル共有ネットワークシステムにおけるファイル転送方法、ファイル公開コンピュータ、キャッシュコンピュータ、ファイル取得コンピュータ、及びコンピュータプログラム - 特許庁

Then the second subsystem 15 protects the cache 25 or the duplication 26 by utilizing the characteristics of a threshold secret sharing scheme.例文帳に追加

そして、第2サブシステム15は、しきい値秘密分散法の特性を利用してキャッシュ25あるいは複製26を保護する。 - 特許庁

To provide a multi-path load-sharing system in a host computer, which accesses a data storage device with unshared cache method.例文帳に追加

非共有キャッシュ方式のデータ記憶装置にアクセスするホストコンピュータにおいてマルチパス負荷分散システムを提供する。 - 特許庁

To prevent any cache in a shared region to be used by another application program from being pushed out when any sharing is not generated.例文帳に追加

共有が発生しない場合には、他のアプリケーションプログラムが利用する共用領域のキャッシュの追い出しを防ぐことにある。 - 特許庁

METHOD FOR GIVING SHARING CACHE LINE IN MULTIPROCESSOR DATA PROCESSING SYSTEM, COMPUTER READABLE MEDIUM AND MULTIPROCESSOR DATA PROCESSING SYSTEM例文帳に追加

マルチプロセッサ・データ処理システムにおいて共有キャッシュ・ラインを与える方法、コンピュータ読み取り可能な記録媒体及びマルチプロセッサ・データ処理システム - 特許庁

Plural processors 1 and 2 equipped with each cache memory 11 and 12 constitute a multiprocessor system sharing a main storage 3 through a system bus 4.例文帳に追加

各々キャッシュメモリ11,21 を備えた複数のプロセッサ1,2 は、システムバス4を介して主記憶3を共有するマルチプロセッサシステムを構成する。 - 特許庁

The storage controlling part 107 decides the sharing/occupancy of a corresponding way by using the occupancy flag 111 when a cache error occurs in cache access, and decides whether a self-thread is occupied by using the ID register 112 in the case of occupancy.例文帳に追加

記憶制御部107 は,キャッシュアクセスでキャッシュミスになったとき,占有フラグ111 で該当ウェイの共有/占有を判定し,占有ならIDレジスタ112 で自スレッドの占有か否かを判定する。 - 特許庁

Consequently, when data specified with the same address are shared among a plurality of cache memories, the data can be made ineffective in the cache memory other than cache memory corresponding to the processor including the address in its responsible area, thereby the sharing rate of data can be lowered.例文帳に追加

それゆえに、複数キャッシュメモリ間において、同一アドレスで指定されるデータが共有されている場合には、該アドレスを自己の責任領域に含むプロセッサに対応のキャッシュメモリを除く他のキャッシュメモリにおいて該データを無効にできるから、データの共有率を低くできる。 - 特許庁

To reduce the hardware scale and power consumption of a vector processor by sharing a cache memory as a vector load buffer (VLDB).例文帳に追加

キャッシュメモリをベクトルロードバッファ(VLDB)としても利用できるようにすることにより、ベクトル処理装置のハードウェア量および消費電力を低減させる。 - 特許庁

To generate a program load module for automatically maintaining cache consistency between a cache memory of each processor and a main memory or between cache memories with each other even if a plurality of partial programs for reading and writing the same data are respectively allocated to a plurality of processors sharing the main memory are carried out.例文帳に追加

同一データを読み書きする複数の部分プログラムが、主記憶を共有する複数のプロセッサにそれぞれ割り当てられて実行されても、各プロセッサのキャッシュ・メモリと主記憶の間、あるいはキャッシュ・メモリ相互間においてキャッシュの一貫性が自動的に維持されるプログラムのロードモジュールを生成すること。 - 特許庁

A cache controller 18 expresses the state of data blocks in six states newly adding write enable W to invalid I, shared S, exclusive E, modify M and sharing change O.例文帳に追加

キャッシュコントローラ18は、データブロックの状態を、無効I、共有S、排他系E、変更M、共有変更Oに新たに書込可能Wを加えた6状態で表現する。 - 特許庁

To attain improvement in access performance while effectively utilizing the merit of a cache memory when sharing the storage device of a fixed length format by plural main frame hosts respectively locally holding a cache memory for performing the transformation of variable length record format and fixed length format.例文帳に追加

可変長レコードフォーマットと固定長フォーマットの変換を行うためにキャッシュメモリをそれぞれがローカルに保持した複数のメインフレームホスト間で固定長フォーマットの記憶装置を共有する場合に、キャッシュメモリの利点を生かし、アクセス性能の向上を図る。 - 特許庁

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.例文帳に追加

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁

To provide a URL information sharing system capable of sharing URL information and self-regulating information browsing with adverse effects by making it possible to control a cache or log for every optional client group and automatically generating a collection of links of URLs needed for the group.例文帳に追加

任意のクライアントグループ毎にキャッシュ又はログを制御することを可能とし、当該グループで必要とされるURLのリンク集を自動生成してURL情報の共有化を図ると共に、弊害のある情報閲覧の自主規制を図ることが可能なURL情報共有システムを提供する。 - 特許庁

Concerning the information processor of a multiprocessor system connecting plural processors and plural main memories through a switch type main memory controller, while adopting a control system for performing the coherence control of a cache by holding the copy of the tag of the cache and while relaxing performance reduction caused by false sharing, barrier synchronism between processors is performed at a high speed.例文帳に追加

複数のプロセッサと複数の主記憶をスイッチ型主記憶制御装置で接続したマルチプロセッサ方式の情報処理装置で、キャッシュのコヒーレンス制御をキャッシュのタグのコピーを保持することにより行う制御方式をとりながら、フォールスシェアリングによる性能低下を緩和しつつ、プロセッサ間のバリア同期を高速に行う。 - 特許庁

To prevent the effect of a cache mechanism due to a prefetch instruction, from becoming invalid caused by accessing a system having a plurality of processors sharing a memory device by simultaneous access to the memory device, using a simple circuit configuration.例文帳に追加

メモリ装置を共有する複数プロセッサからなるシステムで、プリフェッチ命令によるキャッシュ機構の効果が、メモリ装置への競合アクセスに起因して無効となることを、簡単な回路構成で防止すること。 - 特許庁

例文

The apparatus for managing cache consistency includes: a ping-pong monitoring part 110 monitoring a ping-pong migration sequence generated among a plurality of processors; a counting part 130 counting the number of successive generation of the ping-pong migration sequence in accordance with a monitoring result; and a request modifying part 150 modifying a migration request to a request of a non-migratory sharing method on the basis of a counting result.例文帳に追加

キャッシュ一貫性管理装置は、複数のプロセッサの間から発生されるピンポンマイグレーションシーケンスをモニタリングするピンポンモニタリング部110、モニタリング結果に応じてピンポンマイグレーションシーケンスの連続発生回数をカウントするカウンティング部130、カウント結果を基にしてマイグレーションリクエストを非マイグラトーリシェアリング方式のリクエストに変更するリクエスト変更部150を含む。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS