「cell array」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

When the result of the comparison by the comparison circuit 23 does not indicate matching, an address latch circuit 25 latches the address of the memory cell array 15 as an address for capacity fuse.例文帳に追加

アドレスラッチ回路２５は、比較回路２３における比較の結果、一致しない場合にメモリセルアレイ１５のアドレスを容量ヒューズ用アドレスとしてラッチする。 - 特許庁

An abnormality detection system according to this invention detects abnormalities resulting from insulation failure between multiple terminals to which power lines from a solar cell array are connected.例文帳に追加

本発明に係る異常検出システムは、太陽電池アレイからの電源線が接続される複数の端子間の絶縁不良に伴う異常を検出する。 - 特許庁

To provide a semiconductor memory device having a control circuit which can drive selectively wiring connected to a memory cell array with more simple constitution.例文帳に追加

より簡易な構成でメモリセルアレイに接続された配線を選択駆動することのできる制御回路を有する半導体記憶装置を提供する。 - 特許庁

A read gate RG of a selected memory cell array drives the voltage of read data buses RDB and /RDB depending on the voltage of the bit lines BL and /BL.例文帳に追加

選択されたメモリセル列において、リードゲートＲＧは、ビット線ＢＬおよび／ＢＬの電圧に応じて、読出データバスＲＤＢおよび／ＲＤＢの電圧を駆動する。 - 特許庁

This memory cell array has a plurality of memory transistors, formed on a semiconductor thin-film STF which is formed on a layer insulating layer INT1.例文帳に追加

このメモリセルアレイが、層間絶縁層ＩＮＴ１上に形成された半導体薄膜ＳＴＦに形成された複数のメモリトランジスタを有している。 - 特許庁

A dummy region having a dummy bit line set to a prescribed voltage at least in the operation of the memory cell array is formed between memory regions.例文帳に追加

メモリ領域の間には、少なくともメモリセルアレイの動作時に所定の電圧に設定されるダミービット線を有するダミー領域が形成されている。 - 特許庁

The basic cell array has a checker board pattern and is suitable for minimizing the clock parasitic capacitance at the time of laying out a clocked inverter at the apex of the checker board pattern.例文帳に追加

基本セルアレイはチェッカー盤パターンを有し、クロックドインバータをチェッカー盤パターンの頂点にレイアウトするときにクロック寄生容量を最小化するのに適する。 - 特許庁

To display a high-quality image by preventing uneven thickness of a cell caused by thermal deformation of a microlens array attached to an electro-optic device.例文帳に追加

電気光学装置に付設されるマイクロレンズアレイの熱的変形に原因したセル厚むらを発生させないことで、高品質な画像を表示する。 - 特許庁

To suppress an increase of an area of a memory cell array while selectively achieving both a 1T1C system and a 2T2C system in one ferroelectric memory.例文帳に追加

１つの強誘電体メモリにおいて、１Ｔ１Ｃ方式、２Ｔ２Ｃ方式の両方を選択的に実現しつつ、メモリセルアレイの面積増加を抑制する。 - 特許庁

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

A P channel type amplifier P_chAMP1 and memory cells constituting a memory cell array MCA1 are connected to the pair of bit lines BL1 and XBL1.例文帳に追加

ビット線対ＢＬ１及びＸＢＬ１には、Ｐチャネル型アンプＰ_ｃｈＡＭＰ１と、メモリセルアレイＭＣＡ１を構成するメモリセルとが接続されている。 - 特許庁

The decision voltage supplying circuit 2 generates determine-verify voltage between read-voltage and write-verify voltage, and supplies it to the memory cell array 7 in the same way.例文帳に追加

判定電圧供給回路２は次に、リード電圧とライトベリファイ電圧との中間のディターミンベリファイ電圧を生成し、同様にメモリセルアレイ７に供給する。 - 特許庁

To provide a semiconductor memory device capable of appropriately controlling the determination timing of a signal voltage in a hierarchical memory cell array, thereby reducing power consumption.例文帳に追加

階層化メモリセルアレイにおける信号電圧の判定タイミングを適切に制御して消費電力を低減可能な半導体記憶装置を提供する。 - 特許庁

This fuel cell module 1 includes an integration type anode passage plate 10, a cathode plate 12, an array MEA (membrane-electrode assembly) 16, and a pre-mold bonded plate 14.例文帳に追加

燃料電池モジュール１は、統合型アノード流路板１０と、カソード板１２と、アレイＭＥＡ（膜電極接合体）１６と、プリモールド接着板１４とを含む。 - 特許庁

A control circuit directly writes the outside depth information in the memory cell array, or outputs it to the information changing circuit based on a first control signal.例文帳に追加

第１制御信号に基づき、制御回路は外部深さ情報を直接前記メモリセルアレイに書込んだり、或いは情報変更回路に出力する。 - 特許庁

Thereby, in the orthogonal memory cell array (110), the effective data can be stored in different entries according to the bit width of the effective data.例文帳に追加

これにより、直交メモリセルアレイ（１１０）においては、有効データのビット幅に応じて異なるエントリに有効データをそれぞれ格納することができる。 - 特許庁

The end-sealing materials 18 of a UV curing type are applied to the injection port 16 of liquid crystals C of the liquid crystal cell 11 having an array substrate 12 and a color filter substrate 14.例文帳に追加

アレイ基板12とカラーフィルタ基板14とを有する液晶セル11の液晶Ｃの注入口16に、紫外線硬化型の封止剤18を塗布する。 - 特許庁

Thereby, since the plurality of memory cell array blocks in which the twisted bitline is arranged share one redundancy circuit, the chip area of the memory apparatus is not extended.例文帳に追加

これにより、ツイストされたビットラインが配列された複数のメモリセルアレイブロックが、一つの冗長回路を共有するためにメモリ装置のチップ面積を広げない。 - 特許庁

To realize low power source voltage and low power consumption without enlarging formation area of a memory cell array not so much using MTCMOS technology.例文帳に追加

ＭＴＣＭＯＳ技術を用い、メモリセルアレイの形成面積をそれ程大きくすることなく、低電源電圧化及び低消費電力化を実現する。 - 特許庁

A second bit SB of the multi-bit data is programmed in one of the plurality of memory cells in the memory cell array by utilizing data inversion, from the storage unit.例文帳に追加

マルチ-ビットデータの第２ビットＳＢは、記憶ユニットからデータ反転を利用してメモリーセルアレイ内の複数のメモリーセルの中に１つにプログラムされる。 - 特許庁

A data control circuit holds, in a reading operation, data read from the corresponding memory cell array for each subcycle and outputs the data to the data terminal in the same timing.例文帳に追加

データ制御回路は、読み出し動作において、サブサイクル毎に対応するメモリセルアレイから読み出されるデータを保持し、データ端子に同じタイミングで出力する。 - 特許庁

The photons discharged from the matter in the channel upon the reaction with light 194 is detected by the constituent cell group of the photosensor array on the integrated circuit provided along the channel.例文帳に追加

光１９４に反応してチャネル内物体から放出される光子を、チャネル沿いの集積回路上にあるフォトセンサアレイの構成セル群にて検知する。 - 特許庁

At least on the memory cell array 100, the oxides of the elements contained in the ferroelectric layer 14 are formed as hydrogen barrier films 42 and 44.例文帳に追加

少なくともメモリセルアレイ１００の上に、水素バリア膜４２，４４として、強誘電体層に含有される元素の酸化物が形成されている。 - 特許庁

An equivalent circuit for the patch cell array can comprise two or more inductance groups connected via a series capacitance and two or more shunt capacitances.例文帳に追加

パッチセルアレイに関する等価回路は、直列キャパシタンスおよび２以上のシャントキャパシタンスを介して接続される２以上のインダクタンスグループから成ることができる。 - 特許庁

The patterned layer 100 comprises a memory cell array 1 whose height of the upper surface is relatively high, and a peripheral circuit 2 whose height of the upper surface is relatively low.例文帳に追加

パターン層１００は、上面の高さが相対的に高いメモリセルアレイ部１と、上面の高さが相対的に低い周辺回路部２とを含む。 - 特許庁

A high voltage gate insulation film, namely, a first oxidation film is selectively formed on the second area and the peripheral circuit area of the cell array area.例文帳に追加

セルアレイ領域の第２領域及び周辺回路領域上に選択的に高電圧ゲート絶縁膜、即ち、第１ゲート酸化膜を形成する。 - 特許庁

To realize quick operation and power conservation, without the enlarging layout of a semiconductor memory device having a memory cell array of a large capacity.例文帳に追加

大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。 - 特許庁

To prevent occurrence of deterioration of access characteristics between output signal lines in a semiconductor memory in which input/output parts of each cell array are odd numbered pieces.例文帳に追加

各セルアレイの入出力部が奇数個である半導体記憶装置において、出力信号線間にアクセス特性の劣化が生じるのを防止する。 - 特許庁

The memory cell array section MCA and a column selector CS receive the address signal a''' and a second test circuit section TCi2 receives the scan-out signal SiOUT1.例文帳に追加

アドレス信号ａ’’’は，メモリセルアレイ部ＭＣＡおよびカラムセレクタＣＳに入力され，スキャンアウト信号ＳｉＯＵＴ１は，第２テスト回路部ＴＣｉ２に入力される。 - 特許庁

To provide design for a flash EEPROM(electrically erasable and programmable ROM) cell and an array realizing accurate and efficient programming of a flash EEPROM chip and a method of programming.例文帳に追加

フラッシュＥＥＰＲＯＭチップの高精度及び高効率プログラミングを実現するフラッシュＥＥＰＲＯＭセル及びアレイの設計、及びプログラミングの方法。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

To provide a semiconductor memory device in which influence of a sneak current at reading can be excluded, and the area of a reference cell array can be reduced.例文帳に追加

読み出し時におけるまわりこみ電流の影響を排除できるとともに、リファレンスセルアレイの面積を削減できる半導体記憶装置を提供すること。 - 特許庁

To solve the problem that an FG-type NAND memory cell array, which is made fine, has potential interference between proximity cells and becomes unstable in operation due to malfunction, depending on the circumstances.例文帳に追加

微細化されたＦＧ型ＮＡＮＤメモリセルアレイでは、近接セル間で電位干渉が生じ、動作が不安定になり、場合によっては誤動作する。 - 特許庁

To provide a semiconductor memory device in which read and write operation can be performed by access of only one time, even when data of bit width toward a memory cell array are read and writen from an address on a middle way.例文帳に追加

途中のアドレスからメモリセルアレイの行方向のビット幅分のデータを読み書きする場合でも、１回のアクセスでよい半導体記憶装置を得る。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, and a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

To continuously observe and measure a plurality of micro-chamber arrays arrayed in an arbitrary direction on a micro-chamber array substrate in a cultivation observation device for one cell.例文帳に追加

一細胞の培養観察装置において、マイクロチャンバアレイ基板上の任意の方向に配列した複数のマイクロチャンバアレイを連続的に観察、計測する。 - 特許庁

At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.例文帳に追加

フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁

A P channel MOS transistor G1 is a switch for supplying and cutting off a power source, and inserted in a path supplying a power source to a memory cell array.例文帳に追加

ＰチャネルＭＯＳトランジスタＧ１は、本発明の電源供給遮断用スイッチであり、メモリセル・アレイに電源を供給する経路に挿入されている。 - 特許庁

A local decoder is arranged in common with first and second two cell array sections, either of them is selected by a control signal from a main word line driving section.例文帳に追加

第１、第２の二つのセルアレイ部に共通にローカルデコーダを配置して、メインワードライン駆動部からの制御信号でいずれかを選択するようにした。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block (0) 22A, a block (1) 22B, a block (2) 22C, a block (3) 22D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄに分割されている。 - 特許庁

An oblique line is a region used as one memory cell, and the memory cells, not shown, are integrated in an array form with the oblique line formed as a unit region.例文帳に追加

斜線部が１つのメモリセルに使われる領域であって、この斜線部領域を単位領域としてアレイ状にメモリセル（図示せず）が集積される。 - 特許庁

The external light is decomposed into red light, green light, and blue light by the dichroic micromirror array 20 and is made incident to a red pixel, a green pixel, and a blue pixel in the liquid crystal cell 60.例文帳に追加

ダイクロイックマイクロミラーアレイ２０によって外光は赤光、緑光、青光に分解され、液晶セル６０の赤画素、緑画素、青画素に入射する。 - 特許庁

A memory cell array 21 has a plurality of pages, multi-level data is stored in a first region of each page, and binary data is stored in predetermined second region.例文帳に追加

メモリセルアレイ２１は、複数のページを有し、各ページの第１の領域に多値データが記憶され、予め定められた第２の領域に２値データが記憶される。 - 特許庁

When changing to the ROM, an electrode plate which was a storage node of a capacitor of a DRAM is connected in units of memory cell array, and this is connected to a stationary potential.例文帳に追加

ＲＯＭに変更する際には、ＤＲＡＭのキャパシタのストレージノードであった電極プレートをメモリセルアレイ単位で接続し、これを固定電位に結合する。 - 特許庁

Thus, when the testing cell array is read out, when '1' is outputted for the output data of an expected value '0', the depression Tr existence is decided.例文帳に追加

このため、テスト用セルアレイを読み出した際、期待値"０"の出力データに対して"１"が出力されると、ディプレッションＴｒがあると判断する。 - 特許庁