「cell array」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The storage device 1 includes: an address conversion part 3 for converting a logical address S2 into a physical address S4; and a memory cell array 4 for storing the plurality of contents and the plurality of parameters.例文帳に追加

記憶装置１は、論理アドレスＳ２を物理アドレスＳ４に変換するアドレス変換部３と、複数のコンテンツ及び複数のパラメータが記憶されたメモリセルアレイ４とを備える。 - 特許庁

In reading out of fuse/anti-fuse, voltage Vb1h deciding a high potential of a bit line BL of a memory cell array 6 is used instead of internal voltage Vint being general hitherto.例文帳に追加

ヒューズ／アンチヒューズの読み出しにおいて、これまで一般的であった内部電圧Vintに代えて、メモリーセルアレイ６のビット線BLの高ポテンシャルを定める電圧Vb1hを用いる。 - 特許庁

Access to each memory cell of a memory array 110 is made by an boosted voltage obtained by boosting the supply voltage of a battery 195 through a boosting circuit 190.例文帳に追加

メモリセルアレイ１１０の各メモリセルへのアクセスは、バッテリ１９５の電源電圧が昇圧回路１９０によって昇圧された昇圧電圧によって行われる。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

To secure such a feature that voltage of word line is started after voltage of power source line attains high voltage first of all at every position, when a row of cell array is selected.例文帳に追加

本発明は、セルアレイの行を選択する際に、まず電源線の電圧が全ての位置で高電圧に達した後に、ワード線の電圧を立ち上げることを特徴とする。 - 特許庁

To provide a semiconductor device comprising a memory cell array having a hierarchical bit line configuration, which has a small circuit scale and can suppress an increase in a chip area and timing skew.例文帳に追加

ビット線構成が階層化されたメモリセルアレイにおいて、回路規模が小さくチップ面積の増加及びタイミングスキューを抑制可能な半導体装置を提供する。 - 特許庁

To provide a semiconductor memory in which increase of current consumption is suppressed, a word line of a memory cell array is boosted with a low cost, and destruction of a word can be prevented.例文帳に追加

消費電流の増加を抑え、低コストでメモリセルアレイのワード線を昇圧してワードの破壊を防止することができる半導体記憶装置を提供する。 - 特許庁

When manufacturing process is carried out, a self-aligned memory cell, necessitating only two pieces of array related masks, which specify a bit line and a word line, can be formed.例文帳に追加

製造プロセスを実施すると、ビットライン及びワードラインを規定する２つのアレイ関連マスクのみを必要とする自己整列したメモリセルを形成することができる。 - 特許庁

In the memory cell array, a phase change film 8 is prepared on a transistor through an insulating film 5, a thermal buffer film 14 is prepared on the phase change film 8 through the insulating film.例文帳に追加

メモリセルアレイでは、トランジスタ上に絶縁膜５を介して相変化膜８が設けられ、相変化膜８上に絶縁膜を介して熱バッファ膜１４が設けられる。 - 特許庁

This device, which is a circuit electrically connected with the array (165), can comprise a circuit, capable of monitoring a signal current flowing through the selected memory cell (175).例文帳に追加

このデバイスは、アレイ（１６５）に電気的に接続された回路であって、選択されたメモリセル（１７５）を流れる信号電流をモニタすることができる回路を含むことができる。 - 特許庁

If no error is detected, on the other hand, the page data read out is copied as it is to the copy destination Pb of the memory cell array without transfer to the controller 12.例文帳に追加

これに対し、誤りが検出されない場合には、コントローラ１２に転送することなく、その読み出したページデータをメモリセルアレイのコピー先Ｐｂにそのままコピーする。 - 特許庁

To provide memory cell array structure of a non-volatile semiconductor memory unit, which can read data more quickly in the case of high-speed random access and accessing data of a small number.例文帳に追加

高速のランダムアクセス及び少数のデータをアクセスする際により速くデータを読み取ることができる不揮発性半導体メモリ装置のメモリセルアレイ構造を提供すること。 - 特許庁

This device has a laminated structure, laminating a plurality of conductive layers and layer insulating layers on a semiconductor substrate SUB and inside such a laminated structure, a memory cell array is located.例文帳に追加

半導体基板ＳＵＢ上に導電層と層間絶縁層を複数積層させた積層構造を有し、この積層構造内にメモリセルアレイが配置されている。 - 特許庁

A high-density twin MONOS memory device integrating a twin MONOS memory cell array and CMOS logic device circuit consists of two fabrication methods.例文帳に追加

本発明のツインＭＯＮＯＳメモリセルアレイおよびＣＭＯＳ論理素子回路を集積した高密度ツインＭＯＮＯＳメモリ素子は、２つの製造方法から構成される。 - 特許庁

The illumination system has a Pockels cell arranged to control the polarization of the radiation beam, and an array of individually controllable reflective elements arranged to control the pupil plane distribution of the radiation beam.例文帳に追加

照明系は、放射ビームの偏光を制御するポッケルスセルと、放射ビームの瞳面分布を制御する個別的に制御可能である反射性素子のアレイと、を有する。 - 特許庁

When the address during the read operation is matched with the stored address of address FIFO, the data of memory cell array is not outputted and the stored write data of the data FIFO is outputted.例文帳に追加

そして、読出動作中のアドレスがアドレスFIFOの貯蔵アドレスと一致する場合には、メモリセルアレーのデータを出力せずにデータFIFOの貯蔵書込データを出力する。 - 特許庁

To provide a semiconductor storage device such that a memory cell array is reducible in occupation area and a power source in use is reducible in capacity and occupation area.例文帳に追加

メモリセルアレイの占有面積を低減すると共に、使用する電源の容量および占有面積を低減することができる半導体記憶装置の提供を図る。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

A memory array 20 has a plurality of cell units CU corresponding to intersections of word lines and bit lines arranged along respectively the row direction and the column direction.例文帳に追加

メモリアレイ２０は、行方向および列方向にそれぞれ沿って配置されるワード線およびビット線の交点に対応して、ハーフピッチ配置された複数のセルユニットＣＵを有する。 - 特許庁

A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.例文帳に追加

直接リストア制御部１６２は、直接リストアコマンドに基づき、ラインバッファ１２１からメモリセルアレイ１１１に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁

A direct prefetch control unit 161 controls to directly read data in a segment unit from a memory cell array 111 to a line buffer 121 based on a direct prefetch command.例文帳に追加

直接プリフェッチ制御部１６１は、直接プリフェッチコマンドに基づき、メモリセルアレイ１１１からラインバッファ１２１まで直接にセグメント単位のデータを読み出す制御を行う。 - 特許庁

The global decoder 71 comprises a second logic block 97 receiving an address specifying input 101 and outputting a signal selecting an individual row of the memory cell 13 included in the SRAM array 99.例文帳に追加

グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)に含まれるメモリセル(13)の個々の行を選択する信号を出力する第2の論理ブロック(97)を含む。 - 特許庁

To provide a semiconductor memory which can activate the cell array according to the refresh mode without increasing the number of wirings and circuit area.例文帳に追加

配線本数の増加及び回路面積の増加を招かずに、リフレッシュの種別に応じたセルアレイ部の活性化期間を実現できる半導体記憶装置を提供する。 - 特許庁

To provide a solar battery array comprising a plurality of solar cell modules which can improve handlability and has high strength with less material.例文帳に追加

複数の太陽電池モジュールよりなる太陽電池アレイにおいて、取り扱いやすさを向上し、より少ない材料で高い強度を持つ太陽電池アレイを提供する。 - 特許庁

The discriminating circuit 15 logic-synthesizing an output of the two bits comparator 14a and 14b, and outputs a signal WE/WN/RS controlling access for a memory cell array 11.例文帳に追加

判定回路１５は、２ビット比較器１４ａ及び１４ｂの出力を論理合成し、メモリセルアレイ１１へのアクセスを制御する信号ＷＥ／ＷＮ／ＲＳを出力する。 - 特許庁

To provide a semiconductor memory device capable of achieving high density and high function by ensuring a correct process margin between a contact and a gate line in a cell array structure.例文帳に追加

セルアレイ構造においてコンタクトとゲートラインの間の正確な工程マージンが確保されることで高密度及び高機能の具現が可能な半導体メモリー素子を提供する。 - 特許庁

To provide a semiconductor storage device and its control method which enable realization of approval or rejection control in access operation for each block of a memory cell array with compact circuitry.例文帳に追加

メモリセルアレイのブロック毎にアクセス動作の許否制御をコンパクトな回路構成で実現することができる半導体記憶装置及びその制御方法を提供すること - 特許庁

To provide an integrated circuit apparatus including a memory cell array block in which power consumption at the time of erasing operation can be lightened, and memory resources can be utilized effectively.例文帳に追加

消去動作時の消費電力を軽減することができ、かつ、メモリ資源を有効に活用することが可能なメモリセルアレイブロックを含んだ集積回路装置を提供する。 - 特許庁

The control signal C1 is outputted from the section 5 and the section 4 outputs the second signal S2 to a memory cell array 3, whereby the second operation is performed.例文帳に追加

モード制御部５からは制御信号Ｃ１が出力され、信号出力部４が第２信号Ｓ２を記憶セルアレイ３に出力して第２動作が行なわれる。 - 特許庁

The data to be written stored in the buffer register from the outside is encoded and overwritten to the buffer register, together with the check bit and is subsequently transferred and written to the memory cell array.例文帳に追加

バッファレジスタに外部から格納された書き込みデータは、エンコードされてバッファレジスタにチェックビットと共に上書きされた後、メモリセルアレイに転送書き込みされる。 - 特許庁

Forming is executed for the first memory cells MC in a selectively specified area of the memory cell array, and thereby the first memory cells MC are changed to second nonvolatile memory cells MCa.例文帳に追加

メモリセルアレイの中から選択的に指定された領域において第１メモリセルＭＣに対するフォーミングが実行され、不揮発性の第２メモリセルＭＣａに変更される。 - 特許庁

In a memory cell array region, gate word lines (32a-32d) are arranged linearly between source impurity regions (30a, 30b) and drain impurity regions (31a-31d).例文帳に追加

メモリセルアレイ領域内において、ソース不純物領域（３０ａ，３０ｂ）とドレイン不純物領域（３１ａ−３１ｄ）の間に直線的にゲートワード線（３２ａ−３２ｄ）を配置する。 - 特許庁

A decision circuit 26 holds the write prohibition data read from the storing part in an initial anode and controls an access to the memory cell array in accordance with the write prohibition data.例文帳に追加

判定回路２６は、初期化モード時に記憶部から読み出された書き込み禁止データを保持し、この書き込み禁止データに応じて、メモリセルアレイに対するアクセスを制御する。 - 特許庁

The connection end 13 includes extended ends, where a wire end part either on the gate array IC 11 side or on the macro cell 12 side is widened.例文帳に追加

そこで、上記接続端部１３は、ゲートアレイ集積回路１１側、マクロセル１２側のうちのいずれかの配線端部を幅広くした延在端部を含んで構成される。 - 特許庁

This cell array comprises an element isolation film formed on a semiconductor substrate, and a plurality of active regions which are restricted by the element isolation film and formed at constant pitches.例文帳に追加

このセルアレイは半導体基板に形成された素子分離膜と、素子分離膜によって限定されて一定のピッチで形成された複数個の活性領域を有する。 - 特許庁

The semiconductor device includes, above the memory cell array, a plurality of bit lines extending along the first direction, connected to a plurality of bit line contact regions, and arranged successively in the second direction.例文帳に追加

メモリセルアレイ上方に、第１の方向に沿って延在し、複数のビット線コンタクト了以金に接続され、第２の方向に並んで配置された複数のビット線を含む。 - 特許庁

A memory cell array has a plurality of spaced apart isolation regions and active regions, and those regions are arranged on a substrate substantially parallel to one another in the column direction.例文帳に追加

メモリーセルアレーは離隔された複数の離隔領域及びアクティブ領域を備え、それらは基板上において縦方向に互いに実質的に平行に配置されている。 - 特許庁

To provide a semiconductor memory device in which only sub word line in a selected memory cell array partial block can be selected, and to provide a word line selecting method.例文帳に追加

選択されたメモリセルアレー部分ブロック内のサブワードラインのみを選択することができる半導体メモリ装置の提供並びにワードライン選択方法を提供する。 - 特許庁

An internal bus IB is connected with a self diagnostic circuit, to perform a self diagnostic test by each physical area which is a basic area being in the physical space of a memory cell array 11.例文帳に追加

内部バスＩＢが自己診断回路に接続されており、メモリセルアレイ１１の物理空間における基本領域である物理領域ごとに自己診断試験が行われる。 - 特許庁

An illumination optical system by which light can be efficiently made incident on a video display element can be realized by making outermost peripheral lens cell size larger than inside lens size of a lens array.例文帳に追加

レンズアレイの内部レンズサイズより最外周レンズセルサイズを大きくすることによって、映像表示素子に効率よく入射できる照明光学系が可能となる。 - 特許庁

To realize improving reliability of write-in of a non-volatile semiconductor memory such as especially a single gate type flash memory or the like without changing basic constitution of a memory cell array.例文帳に追加

特に単ゲート型のフラッシュメモリ等、不揮発性半導体メモリの書き込み信頼性向上を、メモリセルアレイの基本構成を代えずに実現することを課題とし、 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array including memory cells MC; and a control unit 20 to control a signal applied to the memory cells.例文帳に追加

複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルに印加される信号を制御する制御部２０と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

Consequently, read-word line drivers 30r and read-word line drivers 30w can be dividedly arranged so as to be adjacent in the different direction with respect to the memory cell array.例文帳に追加

この結果、リードワード線ドライバ３０ｒおよびリードワード線ドライバ３０ｗは、メモリアレイに対して異なる方向に隣接するように分割配置することができる。 - 特許庁

The piezoelectric actuator 10 is formed by laminating a plurality of piezoelectric cell array layers, in which a plurality of piezoelectric cells 11 which are displaced in the predetermined direction are respectively allocated in the two dimensions.例文帳に追加

圧電アクチュエータ１０は、所定方向に変位可能な複数の圧電セル１１をそれぞれ２次元に配列してなる複数の圧電セルアレイ層を積層して構成される。 - 特許庁

To provide a semiconductor storage device with an ECC function capable of writing data at high speed even in the case of writing data only in the specific column of a memory cell array.例文帳に追加

メモリセルアレイのうち特定の列のみにデータの書込みを行なうような場合にでも、高速に書込みができるＥＣＣ機能付き半導体記憶装置を提供する。 - 特許庁