「cell array」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

In reading from a memory cell array 10, a plate line PL is charged to a power source potential VDD before drive of a corresponding word line WL by a drive control circuit 50.例文帳に追加

メモリセルアレイ１０に対する読み出し時、駆動制御回路５０によって該当するワード線ＷＬの駆動前にプレート線ＰＬを電源電位ＶＤＤに充電する。 - 特許庁

To provide a semiconductor memory device which has a higher performance and a less power consumption than the conventional one by suppressing an off leak current in dummy cells arranged in the periphery of a memory cell array.例文帳に追加

メモリセルアレイの外周部に配置されたダミーセルのオフリークを抑制することで、従来に比べ高性能、低消費電力の半導体記憶装置を提供する。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

In the semiconductor memory device 1, a back gate electrode 21 is arranged in the cell array section CA and the gate electrode 22 of a field effect transistor 25 in the peripheral circuit section SC.例文帳に追加

半導体記憶装置１において、セルアレイ部ＣＡにはバックゲート電極２１を設け、周辺回路部ＳＣには電界効果トランジスタ２５のゲート電極２２を設ける。 - 特許庁

To provide an organic photoelectric conversion element having high efficiency of photoelectric conversion and durability, and also to provide a solar cell and an optical sensor array which have the element.例文帳に追加

高い光電変換効率を有し、かつ耐久性を有する有機光電変換素子、それを有する太陽電池及び光センサアレイを提供することにある。 - 特許庁

Since the different row addresses are assigned for every function of the operation setting information, stress is not applied to the cell array 4 for a CAM of a unselected function at programming.例文帳に追加

動作設定情報の機能毎に異なるローアドレスを割り付けるので、プログラム時に、選択されていない機能のＣＡＭ用セルアレイ４にストレスを与えることがない。 - 特許庁

To provide a wind power generation apparatus which effectively uses a space of a rack part for supporting a solar cell array, and generates electric power even when there is no solar insolation.例文帳に追加

太陽電池アレイを支持する架台部分のスペースを有効活用するとともに、日射のないときにも発電を行うことができる風力発電装置を提供する。 - 特許庁

To provide a ferroelectric memory in which a test of a rewriting characteristic of a ferroelectric memory can be efficiently performed without remarkably shortening a lifetime of a main body memory cell array.例文帳に追加

強誘電体メモリの書換え特性の検査を、本体メモリセルアレイの寿命を著しく縮めること無く効率的に行える強誘電体メモリ装置を提供する。 - 特許庁

To provide a magnetic tunnel joining (MTJ) device having an antiferromagnetic (AFM) layer and used as a magnetic sensor in a magnetic disk drive or a memory cell in a magnetic random access array.例文帳に追加

反強磁性ＡＦＭ層を有し、磁気ディスク・ドライブ中の磁界センサ、または磁気ランダム・アクセスアレイ中のメモリ・セルとして使用する磁気トンネル接合ＭＴＪデバイス。 - 特許庁

In a column of a cell, all rows are enabled preparing for clear, clear can be performed by asserting a column clear signal for each of columns desired to clearing an array.例文帳に追加

セルの列は、クリアに備えてすべての行をイネーブルにし、アレイ内のクリアしたい列の各々に対して列クリア信号をアサートすることによりクリアすることができる。 - 特許庁

To provide a non-volatile semiconductor storage device capable of realizing high yield and high reliability by suppressing failures caused by size variance on the end of a memory cell array.例文帳に追加

メモリセルアレイ端部での寸法バラツキに起因する不良を抑制し、高歩留りおよび高信頼性を実現できる不揮発性半導体記憶装置を提供する。 - 特許庁

This device, which is a circuit electrically connected with the array (165), can comprise a circuit, capable of monitoring a signal current flowing through the selected memory cell (175).例文帳に追加

このデバイスは、アレイ（１６５）に電気的に接続された回路であって、選択されたメモリセル（１７５）を流れる信号電流をモニタすることができる回路を含むことができる。 - 特許庁

A high-density twin MONOS memory device integrating a twin MONOS memory cell array and CMOS logic device circuit consists of two fabrication methods.例文帳に追加

本発明のツインＭＯＮＯＳメモリセルアレイおよびＣＭＯＳ論理素子回路を集積した高密度ツインＭＯＮＯＳメモリ素子は、２つの製造方法から構成される。 - 特許庁

To provide memory cell array structure of a non-volatile semiconductor memory unit, which can read data more quickly in the case of high-speed random access and accessing data of a small number.例文帳に追加

高速のランダムアクセス及び少数のデータをアクセスする際により速くデータを読み取ることができる不揮発性半導体メモリ装置のメモリセルアレイ構造を提供すること。 - 特許庁

This device has a laminated structure, laminating a plurality of conductive layers and layer insulating layers on a semiconductor substrate SUB and inside such a laminated structure, a memory cell array is located.例文帳に追加

半導体基板ＳＵＢ上に導電層と層間絶縁層を複数積層させた積層構造を有し、この積層構造内にメモリセルアレイが配置されている。 - 特許庁

The memory device includes a plurality of word lines, a memory cell array including a plurality of column lines and a plurality of memory cells, a row decoding section, a K bit prefetch section, and an output buffer section.例文帳に追加

メモリ装置は、複数のワードライン、複数のカラムライン、及び複数のメモリセルを含むメモリセルアレイ、ローデコーディング部、Ｋビットプリフェッチ部、及び出力バッファ部を含む。 - 特許庁

IMPROVED SPLIT GATE TYPE NON-VOLATILE FLASH MEMORY CELL AND ARRAY WHICH HAVE FLOATING GATE, CONTROL GATE, SELECTION GATE, AND ERASE GATE WITH OVERHANG ON FLOATING GATE, AND METHOD FOR MANUFACTURING例文帳に追加

浮遊ゲート、制御ゲート、選択ゲート、及び浮遊ゲートの上にオーバーハングをもつ消去ゲートを有する、改善されたスプリット・ゲート型不揮発性フラッシュメモリ・セル、アレイ、及び製造方法 - 特許庁

To provide a method for and a device for creating a model number of a solar cell module array capable of specifying a desired model in a plurality of models.例文帳に追加

複数の型番のなかから、所望の型番を特定することができる太陽電池モジュールアレイの型番作成方法および型番作成装置を提供する。 - 特許庁

In the memory cell array, a phase change film 8 is prepared on a transistor through an insulating film 5, a thermal buffer film 14 is prepared on the phase change film 8 through the insulating film.例文帳に追加

メモリセルアレイでは、トランジスタ上に絶縁膜５を介して相変化膜８が設けられ、相変化膜８上に絶縁膜を介して熱バッファ膜１４が設けられる。 - 特許庁

The illumination system has a Pockels cell arranged to control the polarization of the radiation beam, and an array of individually controllable reflective elements arranged to control the pupil plane distribution of the radiation beam.例文帳に追加

照明系は、放射ビームの偏光を制御するポッケルスセルと、放射ビームの瞳面分布を制御する個別的に制御可能である反射性素子のアレイと、を有する。 - 特許庁

When the address during the read operation is matched with the stored address of address FIFO, the data of memory cell array is not outputted and the stored write data of the data FIFO is outputted.例文帳に追加

そして、読出動作中のアドレスがアドレスFIFOの貯蔵アドレスと一致する場合には、メモリセルアレーのデータを出力せずにデータFIFOの貯蔵書込データを出力する。 - 特許庁

If no error is detected, on the other hand, the page data read out is copied as it is to the copy destination Pb of the memory cell array without transfer to the controller 12.例文帳に追加

これに対し、誤りが検出されない場合には、コントローラ１２に転送することなく、その読み出したページデータをメモリセルアレイのコピー先Ｐｂにそのままコピーする。 - 特許庁

A memory array 20 has a plurality of cell units CU corresponding to intersections of word lines and bit lines arranged along respectively the row direction and the column direction.例文帳に追加

メモリアレイ２０は、行方向および列方向にそれぞれ沿って配置されるワード線およびビット線の交点に対応して、ハーフピッチ配置された複数のセルユニットＣＵを有する。 - 特許庁

To provide a semiconductor storage device such that a memory cell array is reducible in occupation area and a power source in use is reducible in capacity and occupation area.例文帳に追加

メモリセルアレイの占有面積を低減すると共に、使用する電源の容量および占有面積を低減することができる半導体記憶装置の提供を図る。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

A high-voltage gate-insulating film, i.e. a first gate oxide film 17 is formed selectively on the second region and the peripheral circuit region b of the cell array region a.例文帳に追加

セルアレイ領域ａの第２領域及び周辺回路領域ｂ上に選択的に高電圧ゲート絶縁膜、即ち、第１ゲート酸化膜１７を形成する。 - 特許庁

The control signal C1 is outputted from the section 5 and the section 4 outputs the second signal S2 to a memory cell array 3, whereby the second operation is performed.例文帳に追加

モード制御部５からは制御信号Ｃ１が出力され、信号出力部４が第２信号Ｓ２を記憶セルアレイ３に出力して第２動作が行なわれる。 - 特許庁

The discriminating circuit 15 logic-synthesizing an output of the two bits comparator 14a and 14b, and outputs a signal WE/WN/RS controlling access for a memory cell array 11.例文帳に追加

判定回路１５は、２ビット比較器１４ａ及び１４ｂの出力を論理合成し、メモリセルアレイ１１へのアクセスを制御する信号ＷＥ／ＷＮ／ＲＳを出力する。 - 特許庁

To provide a semiconductor storage device and its control method which enable realization of approval or rejection control in access operation for each block of a memory cell array with compact circuitry.例文帳に追加

メモリセルアレイのブロック毎にアクセス動作の許否制御をコンパクトな回路構成で実現することができる半導体記憶装置及びその制御方法を提供すること - 特許庁

To provide an integrated circuit apparatus including a memory cell array block in which power consumption at the time of erasing operation can be lightened, and memory resources can be utilized effectively.例文帳に追加

消去動作時の消費電力を軽減することができ、かつ、メモリ資源を有効に活用することが可能なメモリセルアレイブロックを含んだ集積回路装置を提供する。 - 特許庁

A direct restoration control unit 162 controls to directly write back the data in a segment unit from the line buffer 121 to the memory cell array 111 based on a direct restoration command.例文帳に追加

直接リストア制御部１６２は、直接リストアコマンドに基づき、ラインバッファ１２１からメモリセルアレイ１１１に直接にセグメント単位のデータを書き戻す制御を行う。 - 特許庁

To provide a solar battery array comprising a plurality of solar cell modules which can improve handlability and has high strength with less material.例文帳に追加

複数の太陽電池モジュールよりなる太陽電池アレイにおいて、取り扱いやすさを向上し、より少ない材料で高い強度を持つ太陽電池アレイを提供する。 - 特許庁

The data to be written stored in the buffer register from the outside is encoded and overwritten to the buffer register, together with the check bit and is subsequently transferred and written to the memory cell array.例文帳に追加

バッファレジスタに外部から格納された書き込みデータは、エンコードされてバッファレジスタにチェックビットと共に上書きされた後、メモリセルアレイに転送書き込みされる。 - 特許庁

To reduce EMI (Electro Magnetic interference) occurred when driving charge sharing of an electrical charge in a driver circuit which controls charge supply to the array of a cell storing the charge.例文帳に追加

電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩ（Electro Magnetic Interference）を低減する。 - 特許庁

To achieve higher enhancement of gradation accuracy of output while suppressing the number of transistors, a plurality of which are arranged and formed like a cell array and which generate prescribed output currents.例文帳に追加

セルアレイ状に複数配置形成され、所定の出力電流を生成するトランジスタの数を抑制しながら出力の高諧調精度化を達成する。 - 特許庁

A memory cell array MA is configured by arranging memory cells MC composed of serially connected rectifying element Di and variable resistance element VR at intersections between pluralities of bit lines and word lines.例文帳に追加

メモリセルアレイＭＡは、整流素子Ｄｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを複数のビット線及びワード線の交差部に配置してなる。 - 特許庁

Most of a large number of memory cells provided in a memory cell array 11 form an ordinary data storage area 12 and a part of these memory cells forms a lock bit 13, on the other hand.例文帳に追加

メモリセルアレイ１１に含まれる多数のメモリセルの内の大部分が通常データ記憶領域１２を形成する一方、一部がロックビット１３を形成する。 - 特許庁

To realize improving reliability of write-in of a non-volatile semiconductor memory such as especially a single gate type flash memory or the like without changing basic constitution of a memory cell array.例文帳に追加

特に単ゲート型のフラッシュメモリ等、不揮発性半導体メモリの書き込み信頼性向上を、メモリセルアレイの基本構成を代えずに実現することを課題とし、 - 特許庁

To provide a semiconductor memory device in which only sub word line in a selected memory cell array partial block can be selected, and to provide a word line selecting method.例文帳に追加

選択されたメモリセルアレー部分ブロック内のサブワードラインのみを選択することができる半導体メモリ装置の提供並びにワードライン選択方法を提供する。 - 特許庁

An internal bus IB is connected with a self diagnostic circuit, to perform a self diagnostic test by each physical area which is a basic area being in the physical space of a memory cell array 11.例文帳に追加

内部バスＩＢが自己診断回路に接続されており、メモリセルアレイ１１の物理空間における基本領域である物理領域ごとに自己診断試験が行われる。 - 特許庁

An illumination optical system by which light can be efficiently made incident on a video display element can be realized by making outermost peripheral lens cell size larger than inside lens size of a lens array.例文帳に追加

レンズアレイの内部レンズサイズより最外周レンズセルサイズを大きくすることによって、映像表示素子に効率よく入射できる照明光学系が可能となる。 - 特許庁

At the time, a bit line signal of a redundant cell array block section is amplified by a redundant first amplifying section, and it is further amplified by a second redundant amplifying section and a third redundant amplifying section.例文帳に追加

その時、冗長第１増幅部で冗長セルアレイブロック部のビットライン信号を増幅し、それを第２冗長増幅部、第３冗長増幅部でさらに増幅する。 - 特許庁

In a memory cell array 1, a plurality of memory cells, which store n values (where n is a natural number ≥2) made by first, second and to n-th states, is arranged in matrix.例文帳に追加

メモリセルアレイ１は、第１、第２乃至第ｎの状態からなるｎ値（ｎは２以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a semiconductor memory device capable of achieving high density and high function by ensuring a correct process margin between a contact and a gate line in a cell array structure.例文帳に追加

セルアレイ構造においてコンタクトとゲートラインの間の正確な工程マージンが確保されることで高密度及び高機能の具現が可能な半導体メモリー素子を提供する。 - 特許庁

The nonvolatile semiconductor memory device includes: a memory cell array including memory cells MC; and a control unit 20 to control a signal applied to the memory cells.例文帳に追加

複数のメモリセルＭＣを有するメモリセルアレイと、複数のメモリセルに印加される信号を制御する制御部２０と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁