「cell array」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

A device for storing data has an automatic data confirming circuit which is connected to a page buffer and a bit line, also the circuit is provided with a confirmation logic comprising a sense latch connected to a floating gate cell in a bit latch and a memory array, and reads memory data from the cell.例文帳に追加

データ記憶用装置は、自動データ確認回路を有し、この回路はページバッファとビットラインに接続されていて、また、ビットラッチとメモリアレイ内のフローテングゲートセルとに接続されたセンスラッチを含む確認論理があって、該セルからメモリデータを読取る。 - 特許庁

A nonvolatile semiconductor memory device of one embodiment comprises: a memory cell array having a NAND cell unit, to which a plurality of memory cells are connected in series, and having the control gates of the plurality of memory cells connected to respective word lines; and a control circuit.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルが直列接続されたＮＡＮＤセルユニットを有し、複数のメモリセルの制御ゲートがそれぞれワード線に接続されたメモリセルアレイと、制御回路とを備える。 - 特許庁

To improve the readout margin, while taking into account a leak current varied according to the resistance value of a memory cell to be read out consisting of a variable resistance element for storing multi-value information, in a semiconductor storage device having a memory cell array of a cross point type.例文帳に追加

クロスポイントタイプのメモリセルアレイを有する半導体記憶装置において、多値情報を記憶する可変抵抗素子からなる読出し対象のメモリセルの抵抗値に依存して変化するリーク電流を考慮して、読出しマージンの向上を図る。 - 特許庁

To provide a driving circuit capable of making it efficient to layout nonvolatile ferro-electric memory elements wherein a cell array part is divided into two and any cell is made selectable, minimizing the chip in size, and maximizing the elements in the driving performance.例文帳に追加

セルアレイ部を二つに分割してその中から任意のセルを選択できるようにした不揮発性強誘電体メモリ素子のレイアウトを効率的にし、かつチップのサイズを最小化し、素子の駆動能力を極大化できる駆動回路を提供する。 - 特許庁

The semiconductor memory device includes the sense amplifier, a plurality of memory cell arrays, a shared MOS transistor for connecting or disconnecting bit lines provided in the sense amplifier and the memory cell array, and a control circuit for controlling the operation of shared MOS transistor.例文帳に追加

半導体記憶装置は、センスアンプと、複数のメモリセルアレイと、センスアンプとメモリセルアレイが備えるビット線間を接続または切断するためのシェアードＭＯＳトランジスタと、シェアードＭＯＳトランジスタの動作を制御するための制御回路とを有する。 - 特許庁

The nonvolatile semiconductor memory device includes a plurality of pieces first and second wiring that intersect each other and a memory cell array composed by laminating a plurality of memory cell layers having memory cells prepared at each intersection of the plurality of pieces of first and second wiring.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１及び第２の配線、並びにこれら複数の第１及び第２の配線の各交差部に設けられたメモリセルを有するメモリセルレイヤを複数積層してなるメモリセルアレイを備える。 - 特許庁

To provide a method for controlling a non-volatile semiconductor memory having a floating gate by which the dispersion of the threshold values of each cell in a memory cell array can be suppressed, the controllability of threshold distribution can be improved, and program speed can be improved.例文帳に追加

浮遊ゲートを有する不揮発性半導体メモリにおいて、メモリセルアレイ内の各セルの閾値のばらつきの抑制と、閾値分布の制御性の向上と、プログラム速度の向上を図れる不揮発性半導体メモリの制御方法を提供する。 - 特許庁

The target reflecting signal of radar pulses obtained by an adaptive array antenna 11 is received and detected by a receiver 12, and stored at a corresponding-cell place along a receiving timing to the processing-range cell of a length corresponding to a specified distance prepared in a data storage 13.例文帳に追加

アダプティブアレーアンテナ１１で得られたレーダパルスの目標反射信号を受信部１２で受信検波し、データ蓄積部１３に用意される所定距離相当の長さの処理レンジセルに対して受信タイミングに沿った対応セル位置に記憶する。 - 特許庁

A memory cell array 1 has a plurality of memory cells that stores a plurality of bits in one memory cell by a difference in threshold voltage and is constituted by arranging the memory cells in matrix by word lines in row direction and bit lines in line direction.例文帳に追加

メモリセルアレイ１は、閾値電圧の差により１つのメモリセルに複数ビットを記憶することが可能な複数のメモリセルを持ち、前記メモリセルが行方向のワード線と列方向のビット線によりマトリクス状に配置されることで構成される。 - 特許庁

To suppress a flicker phenomenon that is caused due to light emission interruption at the moment when each light-emitting cell falls to or below a turn-on voltage after each light-emitting cell emits light at the same turn-on voltage in an array in which light-emitting cells are formed repeatedly and periodically.例文帳に追加

発光セルが周期的に繰り返し形成されたアレイにおいて、各発光セルが同一のターンオン電圧で発光された後、ターンオン電圧以下に降下する瞬間に発光が中断されることによって起こるフリッカ現象を低減する。 - 特許庁

When a photovoltaic array 10 is constituted of a parallel connection circuit of solar cell modules 15a, or the like, a reverse current preventing diode 4a, or the like, is inserted in series with the + side wiring of a power generation element 2a, or the like, in each solar cell module 15a, or the like.例文帳に追加

太陽電池モジュール１５ａ等により並列接続回路の太陽光アレイ１０を構成する場合、各太陽電池モジュール１５ａ等において発電素子２ａ等の＋側配線と直列に逆流防止ダイオード４ａ等を挿入する。 - 特許庁

A target reflection signal of a radar pulse obtained by an array antenna 21 is received and detected by a receiving part 22, and stored at a corresponding cell position along reception timing to a processing range cell with length equivalent to predetermined distance to be prepared in a data accumulation part 23.例文帳に追加

アレーアンテナ２１で得られたレーダパルスの目標反射信号を受信部２２で受信検波し、データ蓄積部２３に用意される所定距離相当の長さの処理レンジセルに対して受信タイミングに沿った対応セル位置に記憶する。 - 特許庁

The memory cell array that can reduce the influence of the signals of nonselected memory cells connected to the readout-side bit line of a selected memory cell can be provided by providing a plurality of bit lines which are connected conventionally to the source regions without making the bit lines common.例文帳に追加

従来、ソース領域に接続されているビット線を共通化せず複数設けることにより、選択したセルの読み出し側のビット線に接続されている非選択セルの信号の影響を小さくすることができるセルアレイを提供できる。 - 特許庁

To provide a sense amplifier circuit for a memory cell array arranged in a matrix, capable of accurately reading a data value stored in each memory cell even when noise is applied, and to provide a semiconductor memory device including the sense amplifier.例文帳に追加

ノイズが印加されたとしても各メモリセルに記憶されているデータ値を的確に読み出して出力することができるマトリクス状に配列されたメモリセルアレイに対するセンスアンプ回路及びそれを有する半導体記憶装置を提供すること。 - 特許庁

A second conducting pattern formed in a cell array region and an MOS transistor region, a dielectric film 11 and a first conducting pattern are continuously patterned, and a gate pattern of a cell transistor and a gate pattern of an MOS transistor are simultaneously formed.例文帳に追加

セルアレー領域及びＭＯＳトランジスタ領域に形成された第２導電膜パターン、誘電体膜１１及び第１導電膜パターンを連続的にパタニングしてセルトランジスタのゲートパターン及びＭＯＳトランジスタのゲートパターンを同時に形成する。 - 特許庁

A comparing circuit 40 judges the existence or absence of a defective cell in a memory cell array 10 by comparing data read from an I/O bus with data previously decided and outputs the judged result as a judgement signal 4.例文帳に追加

比較回路４０は、Ｉ／Ｏバスから読み出されたデータが予め定められたデータと同じであるかどうかを比較することによりメモリセルアレイ１０中の不良セルの有無の判定を行いその判定結果を判定信号４として出力する。 - 特許庁

To efficiently dispose a cross point cell array that includes a nonvolatile ferroelectric capacitor and a serial PN diode chain, thus enabling the reduction of the whole memory size in a nonvolatile memory device using a serial diode cell.例文帳に追加

本発明は直列ダイオードセルを利用した不揮発性メモリ装置に関し、不揮発性強誘電体キャパシタと直列ＰＮダイオードチェーンを含むクロスポイントセルアレイを効率的に配置し、全体的なメモリのサイズを縮小することができるようにする。 - 特許庁

A photon detectable wavelength area by the array, i.e. a subrange is different in every of the y-directional positions Y1, Yn, YN, and a cell group existing in the each y-directional position, i.e. a subrange cell group can detect photons within the subrange of representative wavelengths λ1, λn, λN.例文帳に追加

アレイ４２による光子検知可能波長域即ちサブレンジはｙ方向位置Ｙ１，Ｙｎ，ＹＮ毎に異なり、各ｙ方向位置に存するセル群即ちサブレンジセル群は代表波長λ１，λｎ，λＮのサブレンジ内の光子を検知できる。 - 特許庁

A method of reading a flash memory device divides a plurality of page buffers connected to a memory cell array through a lot of bit lines into at least two groups, sequentially shifts a point in time to drive the page buffers on a group unit and reads the storage status of each cell.例文帳に追加

フラッシュメモリ素子の読出し方法は、多数のビットラインを介してメモリセルアレイに連結された複数のページバッファを少なくとも２つのグループに分割し、ページバッファをグループ単位で順次時点をずらして駆動し、各セルの記憶状態を読み出す。 - 特許庁

This device is provided with a memory cell array 1 in which memory cells storing fuse data are arranged, a register 8 for fuse storing fuse data read out from the memory cell and a reference voltage circuit 9 consisting of a differential amplifier for generating reference voltage.例文帳に追加

ヒューズデータが記憶されているメモリセルが配置されているメモリセルアレイ１と、メモリセルから読み出したヒューズデータを格納するヒューズ用レジスタ８と、差動増幅器を有して構成された、基準電圧を発生する基準電圧回路９とを具備する。 - 特許庁

To provide a photovoltaic power generation system that confirms power generation states of individual solar cell modules in a state wherein a solar cell array is mounted, and exhibits the power generating capability of the whole system at a maximum even if some of the solar cell modules decrease in output owing to a fault, shading by an obstacle, etc.例文帳に追加

太陽電池アレイを設置したまま、個々の太陽電池モジュールの発電状態が確認でき、また、一部の太陽電池モジュールに、故障や障害物の日陰等による出力低下が生じていても、システム全体の発電能力を最大限に発揮できる太陽光発電システムを提供する。 - 特許庁

The device has a memory cell array 1 including at least one memory cell, an address memory part 8 including address information, an address discriminating circuit 9 discriminating coincidence of an input address and address information in the address memory part and outputting the result, and a writing or erasing voltage generating circuit 4 for the memory cell.例文帳に追加

少なくとも１つのメモリセルを含むメモリセルアレイ１と、アドレス情報を含むアドレス記憶部８と、入力アドレスと前記アドレス記憶部内のアドレス情報との一致を判定しその結果を出力するアドレス判定回路９と、前記メモリセルへの書込み又は消去電圧発生回路４とを有する。 - 特許庁

The substrate 100 for electrooptical device which has a memory cell array including a plurality of memory cells 101 arrayed in matrix and digitally driven is characterized in that each memory cell 101 has an analog switch SW1 inverting the phase of supplied data and data whose phase is already inverted are supplied to the memory cell 101.例文帳に追加

マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。 - 特許庁

This method for programming an array having plural memory cells comprises a step in which an already programmed state or an un- programmed state of a cell is verified for each programmed cell, and a step in which a flag is attached to an un-programmed and verified cell in one step out of verification steps after an already programmed state is verified.例文帳に追加

複数のメモリセルを有するアレイをプログラミングする方法は、プログラムするセルごとに、セルのプログラム済状態または未プログラム状態について検証するステップと、以前プログラム済と検証された後、検証ステップのうちの１つの間に、未プログラムと検証されたセルにフラグを付けるステップとを含む。 - 特許庁

The programming method of a nonvolatile memory device includes: a step of executing a plurality of programming loops in a memory cell in a memory cell array; and a step of changing program inhibit voltage applied to a bit line of a memory cell in which programming is completed when a plurality of programming loops are executed.例文帳に追加

本発明の実施形態に係る不揮発性メモリ装置のプログラミング方法は、メモリセルアレイ内のメモリセルにおいて複数のプログラミングループを実行する段階と、複数のプログラミングループを実行する時、プログラミングが完了されたメモリセルのビットラインに印加するプログラム禁止電圧を変更する段階とを含む。 - 特許庁

In this invented means, a learner is made to start cell calculation from small-scale cell calculation and repeatedly calculate the same problem until all correct answers are obtained within limit time, and when all correct answers are obtained within the limit time, the learner is made to similarly practice larger-scale cell calculation including the numerical array of the preceding calculation as it is.例文帳に追加

本発明の手段は学習者に小規模なマス計算から始めさせ、制限時間内で全問正解となるまで同一問題を繰り返し計算させ、制限時間内で全問正解となったときさらに前回の数字配列をそのまま含めたより大きなマス計算を前記同様に計算させる。 - 特許庁

This control method of laser oscillation is provided to control the intensity of excitation rays of light with which a liquid crystal cell is irradiated and the intensity of an external electric field to be applied to the crystal liquid cell so that it is possible to change the array status of liquid crystal molecules, and to control the presence of laser oscillation oscillating from the liquid crystal cell.例文帳に追加

上記課題は，液晶セルに照射する励起光の強度と、前記液晶セルに印加する外部電場の強度を制御することにより、液晶分子の配列状態を変化させ、液晶セルから発振されるレーザー発振の有無を制御する、レーザー発振の制御方法により解決される。 - 特許庁

A solar cell module, a cover glass of which is color-printed for color decoration effect and suppression of direct reflection light, is arranged so as to configure a solar cell array with ensured flexibility in an arrangement and a shape of the solar cell module for decoration and advertisement display on an outer surface of a building.例文帳に追加

太陽電池モジュールのカバーガラスに色彩印刷を施した装飾彩色効果、並びに直接反射光を抑制すると共に、太陽電池アレイを構成する太陽電池モジュールの配置並びに形状の自由度を確保し、建造物の外面部に装飾並びに広告掲示等を施す構成とする。 - 特許庁

Further, a wiring pattern determination means determines a wiring pattern giving the maximum output of the whole solar cell array based upon the calculated output characteristics of the individual solar cell modules, and the wiring patterns among the solar cell modules are optimized so as to obtain the maximum output by switching the gate units G1 to G12.例文帳に追加

さらに、算出された個々の太陽電池モジュールの出力特性に基づき、配線パターン決定手段が太陽電池アレイ全体の出力が最大になる配線パターンを決定し、ゲートユニットＧ１〜Ｇ１２の切換によって太陽電池モジュール間の配線パターンを最大出力が得られるように最適化する。 - 特許庁

Boundary data are extracted from whole surface measured data of the lens array, and divided into each effective divided data and a boundary gray zone relative to each cell, and coordinate transformation for RMS minimization is performed in a design expression of each cell, and the eccentricity, the inclination, a height deviation and a best fit R from a design value are calculated and displayed relative to each cell.例文帳に追加

レンズアレイの全面測定データから境界データを抽出し、セルごとに有効な各分割データと境界グレーゾーンに分割し、各セルの設計式の中でＲＭＳ最小化の座標変換を行い、セルごとに設計値からの偏心、傾き、高さずれ、ベストフィットＲを算出して表示する。 - 特許庁

To resolve the problem of memory cell region size increase and large increase of memory cell array region, in the case that the size of the memory cell region increases in the row direction, caused by the influence of the connection hole for connecting a first layer bit line and a second layer bit line in a semiconductor memory device constituted by the bit lines of two layers.例文帳に追加

２層のビット線で構成される半導体記憶装置において、第１層のビット線と第２層のビット線を接続する接続孔の影響により、メモリセル領域の行方向のサイズ大きくなる場合に、メモリセル領域のサイズが拡大し、さらにはメモリセルアレイ面積が大幅に拡大する。 - 特許庁

The changing step includes determining a history read reference level for correct reading of at least one history cell, selecting a memory read reference level according to a first read reference level and reading of a nonvolatile memory array cell associated with at least one history cell using the memory read reference level.例文帳に追加

変更ステップは、少なくとも１つの履歴セルの正確な読出しのための履歴読出し基準レベルを求める段階と、第１読出し基準レベルに従ってメモリ読出し基準レベルを選択する段階と、メモリ読出し基準レベルを使用して少なくとも１つの履歴セルに関連する不揮発性メモリアレイセルを読出す段階とを含む。 - 特許庁

A memory cell array is disclosed in which a voltage level of a common plate line of the memory cell connected to a word line WLO is made to change from a voltage VPL to a voltage (VPL-ΔVPL) lower than the VPL in a period T6, while a voltage level of the word line WLO lies in a voltage VPA which is the selection state of the memory cell.例文帳に追加

本発明のメモリセルアレイでは、期間Ｔ６において、ワード線ＷＬ０の電圧レベルがメモリセルの選択状態である電圧ＶＰＡにある間に、このワード線に接続されたメモリセルの共通プレート線の電圧レベルを電圧ＶＰＬからそれよりも低い電圧（ＶＰＬ−ΔＶＰＬ）に変化させる。 - 特許庁

In the control method of the laser oscillation, by controlling the intensity of excitation light to irradiate the liquid crystal cell with and the strength of an external electric field to be impressed to the liquid crystal cell, the array condition of the liquid crystal molecules is changed and the presence / absence of the laser oscillation oscillated from the liquid crystal cell, the intensity of the laser beam and the linewidth of the laser beam are controlled.例文帳に追加

液晶セルに照射する励起光の強度と、前記液晶セルに印加する外部電場の強度を制御することにより、液晶分子の配列状態を変化させ、液晶セルから発振されるレーザー発振の有無、レーザー光の強度、及びレーザー光の線幅を制御する、レーザー発振の制御方法 - 特許庁

Photons from a route different in the photon emitted amount is detected for each portion in a plurality of segments constituting the path, by an integrated circuit (IC) 68 provided with a photosensor array 100, comprising a reference cell in a line 102 and a subrange cell 106 in a line 104, and including one or a plurality of pairs, comprising the reference cell and the subrange cell 106 in the vicinity thereof.例文帳に追加

その部位毎に光子放出量が異なる経路からの光子検知を、行１０２内にある基準セル及び行１０４内にあるサブレンジセル１０６からなりそれら基準セル及びその近傍のサブレンジセル１０６との対を１個又は複数個含むフォトセンサアレイ１００を備える集積回路（ＩＣ）６８により、経路を構成する複数個のセグメントにて個別に行う。 - 特許庁

The oligomer probe array includes a substrate, a large number of probe cell actives, formed on the substrate or in the substrate and having three-dimensional surfaces, coupled with oligomer probes of mutually different orders by the probe cell active, and a probe cell separation region which separates a large number of the probe cell actives and has a surface that does not contain a functional group coupled with the oligomer probes.例文帳に追加

基板と、基板上または基板内に形成され、３次元表面を有する多数のプローブセルアクティブであって、各プローブセルアクティブ別に互いに異なる序列のオリゴマープローブがカップリングされた多数のプローブセルアクティブと、多数のプローブセルアクティブを分離するプローブセル分離領域であって、表面がオリゴマープローブとカップリングされる作用基を含まないプローブセル分離領域とを含むオリゴマープローブアレイ。 - 特許庁

This is a memory device having a memory cell array 1 including at least one memory block B0-B7 equipped with a plurality of multilevel memory cells constituted to store information of N≥2 bits.例文帳に追加

１セルにつきＮ≧２ビットの情報を記憶するよう構成された複数のマルチレベルメモリセルを具える少なくとも１つのメモリブロック(B0-B7)を含むメモリセルアレー(1)を具えるメモリデバイスである。 - 特許庁

The changeover circuit 7 divides four IO lines of a memory cell array 5 into two sets so as to perform a changeover operation, and it changes over the IO lines to a corresponding set according to the computed results of the OR circuits 23, 24.例文帳に追加

切替え回路７はメモリセルアレイ５の４つのＩＯ線を２つの組に分けて切替え動作を行い、オア回路２３，２４の演算結果に応じて対応する組に切替える。 - 特許庁

Thus, arithmetic processing in which bit lines BL and transistors in a memory cell array 1 are used is not required, and hence a read-out time can be shortened and power consumption can be reduced.例文帳に追加

このように、ビット線ＢＬやメモリセルアレイ１内のトランジスタを使った演算処理を行う必要がないため、読出時間を高速化することができ、消費電力を低減できる。 - 特許庁

Thus, even when the scale of a memory cell array increases, an increase in a layout area and timing skew which are caused by arrangement of the local switch drivers LSD and the main switch drivers MSD can be suppressed.例文帳に追加

メモリセルアレイの規模が大きくなっても、ローカルスイッチドライバＬＳＤとメインスイッチドライバＭＳＤの配置によるレイアウト面積の増大及びタイミングスキューを抑制することができる。 - 特許庁

This integrated-circuit memory device is provided with a memory cell array, a plurality of data input-output pins, and a plurality of input-output circuits coupled to respective data input-output pins.例文帳に追加

メモリセルアレイ、複数のデータ入出力ピン、及びそれぞれのデータ入出力ピンとそれぞれ結合された複数の入出力回路を備える集積回路メモリ装置である。 - 特許庁

To provide a technology which compensates variation in a cell characteristic in an array and to provide a three-dimensional integrated circuit memory reducing complexity caused by level difference.例文帳に追加

アレイ内のセル特性におけるばらつきを補償する技術を提供するとともに、レベルの違いによって起こる複雑性を少なくする３次元集積回路メモリを提供する。 - 特許庁

Also, when a decode-address of a memory cell array is taken in by the first command, increasing the number of pins is prevented by diverting a conventional command control pin of a SDR/DDR-SDRAM to an address pin.例文帳に追加

また、メモリセルアレイのデコードアドレスを第１のコマンドで取り込むにあたり、従来のＳＤＲ／ＤＤＲ−ＳＤＲＡＭのコマンドコントロールピンをアドレスピンに転用してピン数の増加を防いでいる。 - 特許庁

Batch write in is carried out for each block of a memory cell array which is to be erased (S11), and thereafter soft erase is carried out for each block with a predetermined voltage as a start voltage (S12).例文帳に追加

処理Ｓ11のように消去するメモリセルアレイの各ブロック毎に一括書き込みをし、その後、Ｓ12のように、所定電圧をスタート電圧とし各ブロック毎にソフト消去して行く。 - 特許庁

To provide a support frame for a solar cell array, capable of achieving weight reduction and ruggedization by making more appropriate installation positioning of lower support legs and higher support legs, while still maintaining necessary strength.例文帳に追加

低脚支柱や高脚支柱の取付け配置を適正化することで、必要な強度を得つつ、軽量化や堅牢化を図ることのできる太陽電池アレイ用支持架台を得ること。 - 特許庁