「cell array」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

To provide a semiconductor memory device which includes a memory cell array comprising ReRAM cells, and which reduces a reverse bias current flowing into a non-selected cell, and whose breakdown voltage against a yield phenomenon is increased so that the device can be used at a high potential.例文帳に追加

非選択セルに流れる逆方向バイアスの電流を低減することができ、かつ降伏現象への耐圧を増加し高電位でも対応可能な、ＲｅＲＡＭセルから構成されたメモリセルアレイを有する半導体メモリ装置を提供することを目的とする。 - 特許庁

The spectroscopy element array 100 includes a spectroscopy element 1a which injects light other than light in a first wavelength region included in incident light (w) into the first light sensitive cell 2a and injects at least part of light in the first wavelength region into the second light sensitive cell 2b.例文帳に追加

分光要素アレイ１００は、入射光（Ｗ）に含まれる第１波長域以外の光を第１の光感知セル２ａに入射させ、第１波長域の光の少なくとも一部を第２の光感知セル２ｂに入射させる分光要素１ａを含んでいる。 - 特許庁

A dummy pattern to be preliminarily included in the design pattern is produced not in the whole memory cell array which contains not only a memory cell part but a sense-up part and a decoder part, but in an individual block unit by using CAD tools so as to obtain a desired pattern form of the transfer pattern after exposure.例文帳に追加

露光後の転写パターンを所望のパターン形状にするために、ＣＡＤツールを用いて、メモリセル部のみならずセンスアンプ部やデコーダ部を含んだメモリセルアレイ部全体ではなく、個別ブロック単位に、予め設計パターンに入れておくダミーパターンを発生させる。 - 特許庁

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁

To provide an antenna array in a radio node including multiple antenna elements for transmitting a wider beam covering a majority of a sector cell that includes a common signal and a narrower beam covering only a part of the sector cell that includes a mobile user-specific signal.例文帳に追加

共通信号を含むセクタセルの大部分をカバーする広いビームと、移動体のユーザ固有の信号を含む前記セクタセルの一部分のみをカバーする少なくとも１つの狭いビームとを送信するマルチプルアンテナ要素を含む無線ノードにおけるアンテナアレイの提供。 - 特許庁

The device includes a memory cell array in which a plurality of memory cells are arranged, wherein each memory cell MC is formed between a bit line and a word line at an intersection of the bit line BL extending in X direction with the word line WL extending in Y direction differ from the X direction.例文帳に追加

複数のメモリセルが配置されたメモリセルアレイを備え、各メモリセルＭＣは、Ｘ方向に延びたビット線ＢＬと、Ｘ方向とは異なるＹ方向に延びたワード線ＷＬとが交差する位置に、それぞれ、ビット線とワード線とに挟まれて形成されている。 - 特許庁

This cell-capturing chip is provided by installing a lens array structure for decreasing optical aberration at the inside of the cell-capturing chip so as to reduce the aberration and decrease the fall of resolution of an observed image in an observation system by using a handstand optical system.例文帳に追加

本発明では、細胞捕捉チップ内部に光学収差を低減するためのレンズアレイ構造を配設することにより、倒立光学系を用いた観測系において収差を低減し、観察画像の解像度低下を低減する細胞捕捉チップを提供する。 - 特許庁

To reduce a leak current varied according to the resistance value of a memory cell to be read consisting of a variable resistance element storing ternary or more multi-value information, and to improve the readout margin, in a semiconductor storage device having a memory cell array of a cross point type.例文帳に追加

クロスポイントタイプのメモリセルアレイを有する半導体記憶装置において、３値以上の多値情報を記憶する可変抵抗素子からなる読み出し対象のメモリセルの抵抗値に依存して変化するリーク電流を低減し、読み出しマージンの向上を図る。 - 特許庁

This sense amplifier (38) comprises differential amplifiers (Q5, Q6) provided with first and second input nodes (74, 75), and reads out data in a multiple-state memory cell (RM) of a resistive memory array (30) responding to read-out voltage (VR) applied to both ends of the memory cell (RM) being sensed.例文帳に追加

第1と第2の入力ノード(74,75)を備えた差動増幅器(Q5,Q6)を含み、センシングされるメモリセル(Ｒ_Ｍ)の両端に印加される読み取り電圧(VR)に応答して、抵抗性メモリアレイ(30)の複数状態メモリセル(Ｒ_Ｍ)のデータを読み取るためのセンス増幅器(38)が提供される。 - 特許庁

This device has a memory cell array 11 having at least three memory cells A, B and C for storing data and a majority decision circuit for selecting data in the memory cell, which is not affected by a software error, according to a majority decision concerning the stored contents of the respective memory cells A, B and C.例文帳に追加

データを格納する少なくとも３つ以上のメモリセルＡ，Ｂ，Ｃを備えたメモリセルアレイ１１と、メモリセルＡ，Ｂ，Ｃの各々の記憶内容について多数決をとってソフトエラーを被っていないメモリセルのデータを選択する多数決回路とを有する。 - 特許庁

Reference cell arrays RFX0-n provided with reference cells of two systems are provided, reference signals RF1, RF2 outputted from the selected reference cell array RFXi are amplified respectively by amplifiers AP1, AP2 and reference voltages VRF1, VRF2.例文帳に追加

２系統の基準セルを備えた基準セルアレイＲＦＸ０〜ｎを設け、選択された基準セルアレイＲＦＸｉから出力される基準信号ＲＦ１，ＲＦ２をそれぞれ増幅器ＡＰ１，ＡＰ２で増幅して基準電圧ＶＲＦ１，ＶＲＦ２を生成する。 - 特許庁

A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加

半導体記憶装置は、リフレッシュタイミング信号発生回路１５２−１によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ２００と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ２００においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路１５１とを含む。 - 特許庁

Also the label evaluation device 1 performs comparison of representation of each of cells in a specific row in an array table and comparison of representation of each cells located in the same line in each row of the array table, and based on the result of the comparison outputs a label evaluation result LBL which shows existence of a label to the cell arranged in this row direction or the cell arranged in this line direction.例文帳に追加

また、ラベル評価装置１は、該配列表の特定の列における各セル同士の表現の比較と、該配列表の各列において同一の行に位置している各セル同士の表現の比較とを行い、該比較の結果に基づいて、該列方向に配列されたセルまたは該行方向に配列されたセルに対するラベルの有無を示すラベル評価結果ＬＢＬを出力する。 - 特許庁

This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system.例文帳に追加

本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。 - 特許庁

This device includes: a memory cell array; a plurality of data input/output terminals; a plurality of signal paths for writing data supplied to the data input/output terminals to the memory cell array in parallel; a plurality of latch circuits for temporarily holding the data on the signal paths respectively; and a selector for selectively supplying the data to the latch circuits from a test data terminal during a test operation.例文帳に追加

メモリセルアレイと、複数のデータ入出力端子と、データ入出力端子に供給されたデータをメモリセルアレイに対して並列に書き込むための複数の信号経路と、複数の信号経路上のデータをそれぞれ一時的に保持するラッチ回路と、テスト動作時においてテストデータ端子からラッチ回路へデータを選択的に供給するセレクタとを備える。 - 特許庁

In order to equalize the impedance of a global bit line 4 connecting an IV conversion circuit M2 and each cell array with impedance of a dummy global bit line 6 connecting an IV conversion circuit R3 and a reference cell array, the device is provided with a constitution where an equalized wiring path can be formed at a reference side in a path, wiring length, and wiring with formed at a main side.例文帳に追加

ＩＶ変換回路Ｍ２と各セルアレイとを接続するグローバルビット線４のインピーダンスと、１Ｖ変換回路Ｒ３とリファレンスセルアレイとを接続するダミーグローバルビット線６とのインピーダンスとを同一にするために、メイン側で形成された経路と配線長及び配線幅において、同一となる配線経路をリファレンス側で形成することができる構成を備えることにより実行する。 - 特許庁

In a control circuit 201 provided in the semiconductor memory device, a chip connection part 300 provided with pads 301-306 is constituted so as to correspond to the maximum capacity of a memory cell array provided in the semiconductor memory device, and even when having a memory cell array having capacity being less than the maximum capacity, arrayed places and the number of these pads 301-306 are decided fixedly.例文帳に追加

半導体記憶装置に備える制御回路２０１上において、パッド３０１〜３０６を備えたチップ接続部３００は、半導体記憶装置内に備えられるメモリセルアレイの最大容量に対応した形で構成されていて、その最大容量未満の容量のメモリセルアレイを持つ場合であっても、これらパッド３０１〜３０６の配置場所や個数は固定的に決定されている。 - 特許庁

The semiconductor memory 50 comprises a word line WL, a global bit line GBL, and a local bit line LBL arranged while crossing one another, a memory cell array region 1 containing a plurality of ferroelectric memory cells 3 connected to the word line WL and local bit lines LBL, and a transfer gate transistor 4 arranged at the lower portion of the memory cell array region 1.例文帳に追加

この半導体記憶装置５０は、互いに交差するように配置されたワード線ＷＬとグローバルビット線ＧＢＬおよびローカルビット線ＬＢＬと、ワード線ＷＬおよびローカルビット線ＬＢＬに接続された複数の強誘電体メモリセル３を含むメモリセルアレイ領域１と、メモリセルアレイ領域１の下方に配置されたトランスファゲートトランジスタ４とを備えている。 - 特許庁

Also, the control circuit 729 causes the internal address generating circuit 727 to generate an address of transfer source based on a data transfer command, while causing the internal address generating circuit 726 to generate an address of transfer destination, and inputs successively data output by burst-read from a memory cell array 716 as a transfer source to a memory cell array 705 as a transfer destination through an internal data bus.例文帳に追加

また、制御回路７２９は、データ転送コマンドに従い、内部アドレス生成回路７２７に転送元のアドレスを生成させ、内部アドレス生成回路７２６に転送先のアドレスを生成させ、転送元のメモリセルアレイ７１６からバースト読み出しで出力されるデータを、内部データバスを経由して順次当該データを転送先のメモリセルアレイ７０５へ入力させる。 - 特許庁

A solar cell module X is formed by laminating a substrate 1, a first optical transparent resin layer 2 disposed on the substrate, a photoelectric conversion portion composed of a solar cell array which is formed by connecting a plurality of solar cell elements 3 on the first resin layer, a second resin layer 4 disposed on the photo conversion part, and a rear sheet 5.例文帳に追加

太陽電池モジュールＸは、基板１と、該基板上に配置された透光性の第１樹脂層２と、該第１樹脂層上に配置された複数の太陽電池素子３を接続してなる太陽電池素子列で構成された光電変換部と、該光電変換部上に配置された第２樹脂層４と、裏面シート５とを積層してなる。 - 特許庁

Each of the plurality of the memory cell arrays has a plurality of word lines each of which corresponds to each of the rows of the memory cells in the memory cell array and connected to the memory cells of the corresponding row, The number of memory cells connected to each of the plurality of cell plate lines is larger than the number of memory cells connected to any of the plurality of word lines.例文帳に追加

前記複数のメモリセルアレイは、それぞれ、当該メモリセルアレイの前記複数のメモリセルの各行にそれぞれ対応し、対応する行のメモリセルに接続された複数のワード線を有し、前記複数のセルプレート線のそれぞれに接続されたメモリセルの数は、前記複数のワード線のいずれに接続されたメモリセルの数より大きい。 - 特許庁

When the conductivity type of the diffusion layer of a dummy cell region 22 is made opposite to that of the diffusion layers of adjacent memory cells, the diffusion layer formed in the dummy cell region 22 can also the used as a well potential supplying diffusion layer and the increase of the chip area caused by the increase of the split number of a memory cell array section can be suppressed.例文帳に追加

ダミーセル領域２２の拡散層の導電型をそれと隣接するメモリセルのセルの拡散層と逆にすれば、ダミーセル領域２２に形成される拡散層をウェル電位供給用拡散層として兼用することができ、メモリセルアレイ部の分割数が増大することによるチップ面積の増大を抑制することができる。 - 特許庁

A display device having a screen of cell array constitution such that cells in a cell column constituting a column of matrix display generate the same color and adjacent cell columns generate different colors is used and display pixels as groups of a plurality of cells corresponding to respective pixels of an input image are shifted in row position, field by field, to perform interlaced display.例文帳に追加

マトリクス表示の列を構成するセル列においてセルの発色が同一であり、かつ隣り合うセル列どうしの間で発色が異なるセル配列構成の画面をもつ表示デバイスを用い、入力画像の各画素に対応する複数のセルの組である表示画素の位置をフィールドごとに行方向にずらしてインタレース表示を行う。 - 特許庁

In a method of forming a solar cell array which contains a solar cell series 101 that uses solar cells equipped with electrodes at least partially exposed to environment, solar cells 102 and 103 are additionally connected in series to the solar cell series in the state of short-circuiting the positive and negative electrode with a shorting member 104.例文帳に追加

電極の少なくとも一部が環境に対して露出している太陽電池を用いた太陽電池直列体１０１を含む太陽電池アレイの形成方法において、太陽電池直列体１０１の正負極をショート部材１０４により短絡した状態で、この直列体１０１に新たに太陽電池１０２、１０３を直列接続する。 - 特許庁

The memory cell array is provided with a first memory cell area where data are written according to whether or not electrons 90 are injected into a floating gate 29 of a memory transistor 23 and a second memory cell area where data are written according to whether or not a p-type impurity area 55 functioning as a channel area is formed in a memory transistor 43.例文帳に追加

メモリセルアレイは、メモリトランジスタ２３のフローティングゲート２９に電子９０が注入されるか否かでデータの書き込みが行われる第１のメモリセル領域と、メモリトランジスタ４３にチャネル領域として機能するｐ型の不純物領域５５が形成されるか否かでデータが書き込まれる第２のメモリセル領域とを有している。 - 特許庁

To suppress the increase of power consumption as much as possible even when a word line is set to a negative potential to rest a word line, in a semiconductor device having a function performing reset operation by driving a word line connected to a memory cell to restore a memory cell in a cell array from an activation state to a standby state.例文帳に追加

セルアレイ内のメモリセルを活性化状態からスタンバイ状態に復帰させるために、メモリセルに接続されたワード線を駆動してリセット動作を行う機能を有する半導体装置に関し、ワード線をリセットするためにワード線をマイナス電位に設定する場合でも、消費電力の増加を極力抑えることを目的とする。 - 特許庁

This memory is provided with a memory cell array 11 having a ferroelectric storage element C and a transistor T for switch, and a low voltage write-in circuit 12 in which polarization quantity of a ferroelectric film of each memory cell is set to a lower value than a value at normal write-in and acceleration of imprint is reduced.例文帳に追加

強誘電体記憶素子Ｃとスイッチ用トランジスタＴとを有するメモリセルのアレイ11と、各メモリセルの強誘電体膜の分極量を通常書込み時より低く設定し、インプリントの加速を低減する低電圧書込み回路12を具備することを特徴とする。 - 特許庁

High-resolution scanning is used to scan a "strip" of cells on the one edge of the array (along either the X axis and the Y axis) to locate a row containing the desired cell followed by a similar high-speed scan along the located row (in the remaining direction) until the desired cell location is reached.例文帳に追加

アレイの（Ｘ軸またはＹ軸に沿った）１つのエッジのセルの「ストリップ」を走査するために高解像度走査を使用して、所望のセルを含む列の位置を特定し、続いて、位置が特定された列に沿って（もう一方の方向に）、所望のセル位置に到達するまで同様に高速走査する。 - 特許庁

As the auxiliary gate logic is composed of logic gates smaller than the standard cell logics, production economy following a standard cell ASIC array is possible, and as only an uppermost metal level is unrequired for changing, it is possible to repair economically and promptly logic errors and to realize changes of logic functionality.例文帳に追加

予備ゲート論理は標準のセル論理よりも少ない論理ゲートからなるので、標準セルＡＳＩＣアレイに伴う生産の経済性が可能になり、最上位金属レベルしか変更不要なので、経済的かつ迅速に論理エラーを修理し、論理機能性の変更を実現できる。 - 特許庁

A semiconductor memory device comprises: a memory cell array in which a plurality of memory cells are arranged in a matrix shape; a decoder selecting a memory cell to perform operation from among the plurality of memory cells depending on a control signal; and a control circuit selecting whether to output the control signal to the decoder.例文帳に追加

半導体記憶装置に、複数のメモリセルがマトリクス状に配設されたメモリセルアレイと、制御信号に応じて、複数のメモリセルの中から動作を行うメモリセルを選択するデコーダと、デコーダに対して制御信号を出力するか否かを選択する制御回路と、を設ける。 - 特許庁

The cell culture chip 10 is constituted so as to put the seed cells in dispersed culture mediums and embed the seed cells on a substrate surface 10a and culture the seed cells, and the chip 10 is equipped with cell culture cells 11 regularly arranged in an array shape or honeycomb shape on the substrate surface 10a.例文帳に追加

種細胞を分散させた培養液中に載置されその基板表面１０ａ上に前記種細胞を着床させて培養する細胞培養チップ１０であって、基板表面１０ａ上にアレイ状やハニカム状等に規則配列された細胞培養セル１１を備える。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

Each cell array 1 has a plurality of bit lines BL arranged in the column direction, a plurality of word lines WL arranged in the row direction, two dummy word lines DWL0, DWL1, the FBC 5 arranged near intersections between the bit lines BL and the word lines WL and a dummy cell 6 arranged near the intersections between the bit lines and the word lines.例文帳に追加

各セルアレイ１は、カラム方向に配置される複数のビット線BLと、ロウ方向に配置される複数のワード線WLと、２本のダミーワード線DWL0,DWL1と、ビット線BLおよびワードWL線の交点付近に配置されるFBC５と、ビット線およびワード線の交点付近に配置されるダミーセル６とを有する。 - 特許庁

When one solar cell module 15b, for example, in the photovoltaic array 10 fails and its voltage drops abnormally, a reverse current preventing diode 4b is brought into reverse bias state by the voltage difference from other normal solar cell modules 15a and 15c, for example.例文帳に追加

太陽光アレイ１０において太陽電池モジュールの１個（例。太陽電池モジュール１５ｂ）が故障し、その電圧が異常に低下した場合、他の正常な太陽電池モジュール（例。太陽電池モジュール１５ａ、１５ｃ）との間の電圧差により逆流防止ダイオード４ｂが逆バイアス状態となる。 - 特許庁

The reference voltage REF is applied to gates of NMOS 42 of each detecting circuit, a cell current INS flowing in a NMOS 43 from a memory cell array 10 is compared with the reference current INR, and a detected signal Si being a compared result is outputted to an output node N4i.例文帳に追加

基準電圧ＲＥＦは各検出回路４０ＡのＮＭＯＳ４２のゲートに印加され、メモリセルアレイ１０からＮＭＯＳ４３に流れ込むセル電流ＩＮＳと基準電流ＩＮＲとが比較されて、出力ノードＮ４_ｉに比較結果の検出信号Ｓｉが出力される。 - 特許庁

An air flow control plate 11 is provided through predetermined diagonal bracings 3, 4 fitted to supports 2A of a photovoltaic power generation array rack 10 where the solar cell panel 1 is installed at a predetermined tilt angle so as to form a ventilation slit 12 with a lower surface of the solar cell panel 1.例文帳に追加

所定の傾斜角をなして太陽電池パネル１が設置される太陽光発電アレイ架台１０の支柱２Ａに取り付けられた所定の斜材３，４を介して、太陽電池パネル１の下面との間に通風スリット１２を形成するように、気流制御板１１を設けた。 - 特許庁

The calibration controller 50 tests the combination of a particularly selected memory cell 44 and one sense amplifier 26 of the array 44 of sense amplifiers related to the memory cell 14 in view of then existing environmental conditions, to assure that the sense amplifier 26 has an acceptable calibration state.例文帳に追加

較正コントローラ50は、そのときの環境条件を考慮して、個別に選択されたメモリセル14と、それに関連するセンス増幅器アレイ44の１つのセンス増幅器26との組合せを検査することにより、そのセンス増幅器26が許容可能な較正状態を確実に有するようにする。 - 特許庁

To prevent breakdowns of an insulating film between stacked gates and a gate insulating film of a transistor in an NAND cell, even if an etching residue of a polysilicon film for forming a floating gate is generated in the column direction along a projection side face of an STI region at an end in the row direction of a cell array of an NAND type flash memory.例文帳に追加

NAND型フラッシュメモリのセルアレイの行方向端におけるSTI 領域の突出側面に沿って列方向に浮遊ゲート形成用ポリシリコン膜のエッチング残りが発生しても、NANDセル内のトランジスタの積層ゲート間絶縁膜およびゲート絶縁膜の破壊を防止する。 - 特許庁

To reduce chip cost by reducing the off leak current of a memory cell connected with a bit line even in a large scale memory core and increasing the number of memory cells connected with one word line thereby reducing the total area of the memory core, and to facilitate patterning when the mask of a memory cell array is formed.例文帳に追加

規模の大きいメモリコアにおいてもビット線に接続されるメモリセルのオフリーク電流を低減し、１本のワード線あたりに接続されるメモリセル数を増やしてメモリコア全体での面積削減によるチップコストの削減を実現し、またメモリセルアレイ部のマスク作成時のパターニングを容易にする。 - 特許庁

In the DRAM 1, the gate insulating film (not shown in the figure) of each transistor in a memory cell array block 11 and an I/O circuit block (I/O circuit area) 13 constituting the memory cell area of the DRAM 1 is formed thicker in thickness than the gate insulating film of each transistor in the peripheral circuit block (peripheral circuit area) 12.例文帳に追加

ＤＲＡＭ１において、メモリセル領域を構成するメモリセルアレイブロック１１およびＩ／Ｏ回路ブロック１３（Ｉ／Ｏ回路領域）の各トランジスタのゲート絶縁膜（図示せず）を、周辺回路ブロック１２（周辺回路領域）のトランジスタのゲート絶縁膜よりも厚く形成したものである。 - 特許庁

The memory cell array 1 is provided with a core selecting means selecting cores of arbitrary numbers to perform write-in/erasion of data, data is written in a selected memory cell in a selected core based on a write-in command, and data erasion of a selected block in a selected core is performed based on an erasion command.例文帳に追加

データ書き込み／消去を行うために任意個数のコアを選択するコア選択手段を備え、書込みコマンドに基づいて選択されたコア内の選択されたメモリセルにデータ書き込みを行い、消去コマンドに基づいて選択されたコア内の選択されたブロックのデータ消去を行う。 - 特許庁

To reduce electric power loss, to improve workability and to improve maintenance by making electrode members easily dry after a rainfall on a solar cell array where a plurality of solar cell modules whose electrode members are exposed to the environment are electrically connected.例文帳に追加

電極部材が環境に対して露出した太陽電池モジュールが複数枚電気接続された太陽電池アレイに関し、電極部材が降雨後に乾燥しやすい構造とすることにより、電力ロスの低減、施工性向上、メンテナンス性向上を図ったものを提供する。 - 特許庁

In a magnetic memory device having a memory cell array 2 provided with a plurality of memory cells 60 having a magneto resistive element 61, the device is provided with a refresh control section reading information stored in the memory cell and performing refresh operation rewriting the information immediately after the information is read out.例文帳に追加

磁気抵抗効果素子６１を有する記憶セル６０を複数個備えた記憶セルアレイ２を有する磁気記憶装置において、記憶セルに格納された情報を読み出し、この読み出した情報をその直後に再書き込みするリフレッシュ動作を行うリフレッシュ制御部を備えている。 - 特許庁

The source line SL of a memory cell Trm formed in the N well of a memory cell array 11 is connected commonly to a column source line CSL being a source line in a block and a block source source line BSL in common, and is connected to a source line MSL outside the block via a block source select gate BSSG.例文帳に追加

メモリセルアレイ１１のＮウェルに形成したメモリセルＴｒｍのソース線ＳＬを、ブロック内ソース線であるカラムソース線ＣＳＬおよびブロックソース線ＢＳＬで共通に接続するとともにブロックソースセレクトゲートＢＳＳＧを介してブロック外ソース線ＭＳＬに接続する。 - 特許庁

To prevent the gap unevenness due to the deformation of a substrate which constitutes a flat face display cell by the shrinkage when a sealing material is cured and to enhance display quality, when the substrate made thin and a micro lens array in the flat face display cell are stuck to each other by enclosing the periphery thereof using the sealing material.例文帳に追加

平面表示セルの薄層化された基板とマイクロレンズアレイとを、その周囲をシール材で囲って貼り合せる場合に、シール材の硬化時の収縮により平面表示セルを構成する基板の変形によるギャップムラを防止し、表示品位向上を図る。 - 特許庁