「cell array」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

The gate insulation films 21a and 21b are formed into two kinds of different thicknesses in the three regions, that is, in the cell array of the nonvolatile memory and in the high voltage circuit and the low voltage circuit of the peripheral circuit section.例文帳に追加

不揮発性メモリのセルアレイと周辺回路部の高電圧系回路と低電圧系回路の三領域でゲート絶縁膜２１ａ 、２１ｂ の厚さを２種類にした。 - 特許庁

When the element is applied to a magnetic memory cell which uses the magnetization array of the electrodes as recording information, reading-out output may be taken larger than in the prior art using a ferromagnetic tunnel effect.例文帳に追加

電極の磁化配列を記録情報とする磁気メモリセルに応用した場合、強磁性トンネル効果を用いた従来例に比べ、読み出し出力を大きく取ることが可能となる。 - 特許庁

To simplify selection of an I/O line, and to prevent increment of area of a memory cell array, with respect to a semiconductor device which uses an open bit line system and can switch the number of I/O.例文帳に追加

オープンビット線方式を用いたＩ／Ｏ数が切り替え可能な半導体装置において、Ｉ／Ｏ線の選択が単純化するとともに、メモリセルアレイの面積増大を防止する。 - 特許庁

A memory cell array 1 is configured by arranging in matrix a plurality of memory cells storing data of two or more bits, and includes a plurality of bit lines and word lines connected to the memory cells.例文帳に追加

メモリセルアレイ１は、２ビット以上のデータを記憶する複数のメモリセルがマトリクス状に配置され、複数のメモリセルに接続される複数のビット線、及び複数のワード線を有している。 - 特許庁

An anti-fuse memory cell array 7 is provided with a switch which is connected between VPP and a bit line and turned on or off in accordance with writing data DIN and the writing control signal WE.例文帳に追加

さらにアンチヒューズメモリセルアレイ７にはＶＰＰとビット線間に接続され、書き込みデータＤＩＮと書き込み制御信号ＷＥとに基づき、オン・オフされるスイッチを設ける。 - 特許庁

The image of a scene is captured with an image sensor using a spatially varying exposure function using a fixed spatial attenuation pattern or using a controllable attenuation cell array.例文帳に追加

固定された空間減衰パターンを使用して、又は、制御可能減衰セルアレイを使用して空間的に変化する露光関数を使用する画像センサによって場面の画像を取得する。 - 特許庁

To provide a failure diagnosis system which considers influence of an installation environment when estimating and diagnosing a failure part of a solar cell array; and the like.例文帳に追加

太陽電池アレイの故障箇所を推定して診断することを実現するにあたり、設置環境による影響をも考慮に入れた故障診断システム等を提供することを目的とする。 - 特許庁

A memory cell array 1 includes an area having first memory cells holding N bit data, and an area having second memory cells holding M bit (M is a natural number below N) data.例文帳に追加

メモリセルアレイ１は、Ｎビットのデータを保持する第１のメモリセルを有する領域と、Ｍビット（ＭはＮ未満の自然数）のデータを保持する第２のメモリセルを有する領域を含む。 - 特許庁

In particular, since the process failure detection circuits have the function as the dummy pattern provided in the peripheral part of the cell array, the chip surface for the process failure detection circuit is saved.例文帳に追加

特に、プロセス不良検出回路がセルアレイの周辺部に設けられたダミーパターンとしての機能を備えることによって、プロセス不良検出回路によるチップ面積を抑制できる。 - 特許庁

To provide a semiconductor device that can be improved in yield by eliminating a step of an interlayer insulating film formed between a memory cell array region and a peripheral circuit region.例文帳に追加

メモリセルアレイ領域と周辺回路領域との間に生じる層間絶縁膜の段差を解消し、歩留まりの向上を図ることができる半導体装置を提供すること。 - 特許庁

To provide an operation method of a data storage device including a nonvolatile memory device having a memory cell array and a memory controller having a buffer memory and controlling the nonvolatile memory device.例文帳に追加

メモリセルアレイを有する不揮発性メモリ装置と、バッファメモリを有し、前記不揮発性メモリ装置を制御するメモリ制御器とを含むデータ格納装置の動作方法を提供する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 1 constituted of a plurality of memory blocks, interfaces 6, 7, write-in circuits 2, 3, 4, 5, 8, and read-out circuits 2, 3, 4, 5, 8.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリブロックから構成されるメモリセルアレイ１、インターフェイス６，７、書き込み回路２，３，４，５，８、及び読み出し回路２，３，４，５，８を備えている。 - 特許庁

The read circuit (24) is configured to sense resistance of the memory cell (26) in the array of memory cells (26) to obtain a sense result and calibrate the read circuit (24) based on the sensed result.例文帳に追加

読み出し回路(24)は、メモリセル(26)のアレイ内のメモリセル(26)の抵抗をセンシングしてセンス結果を取得し、そのセンス結果に基づいて読み出し回路(24)を較正するように構成される。 - 特許庁

A stacked NAND cell array has at least one NAND set including a plurality of NAND strings vertically stacked on the substrate, and at least one signal line.例文帳に追加

積層ＮＡＮＤセルアレイは、基板上に垂直に積層された複数のＮＡＮＤストリングを含む少なくとも１つのＮＡＮＤセットと、少なくとも１本の信号ラインとを有する。 - 特許庁

The pixel data of the second frame (search frame) is stored in a unit B with multiple memory cells in a memory cell array unit 20b arranged in a complement form in the direction to which the bit line BL is extending.例文帳に追加

第２のフレーム（探索フレーム）の画素データを、メモリセルアレイ部２０ｂの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＢに２の補数の形式で記憶する。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

Thereby, since thermal deformation of the microlens array is dominated by the behavior of the base glass while the behavior of the substrate can be neglected, irregularity in the cell (CG) is hardly induced.例文帳に追加

これにより、当該マイクロレンズアレイの熱的変形は、主に、ベースガラスの挙動に支配され、基板の挙動は無視しえることになるので、セル厚（ＣＧ）のむらが発生し難くなる。 - 特許庁

A phase correction means 19 reads out the corresponding correction value from the memory, based on the M-series signal output from photoreception cell array groups 43, 44 for an M-series, to correct phase shifts.例文帳に追加

位相補正手段１９は、Ｍ系列用受光セルアレイ群４３，４４から出力されるＭ系列信号に基づいて対応する補正値をメモリから読み出して位相ずれを補正する。 - 特許庁

The memory array is advantageously configured so as to eliminate the need for a pass gate being operatively coupled to a corresponding nonvolatile storage element in the at least one memory cell.例文帳に追加

都合のよいことに、メモリアレイは、少なくとも１つのメモリセルの対応する不揮発性記憶素子に動作できるように結合しているパスゲートを使用しないですむように構成されている。 - 特許庁

In this case, the unit memory cell array constituting one bank is divided to be allotted to the same bank, by selecting cells positioned at a position being a diagonal element each other for the center of the interface circuit.例文帳に追加

このとき１個のバンクを構成する単位メモリセルアレイの分割は、インタフェース回路の中心に対して互いに対角要素の位置にあるものを選択して、同−バンクに割り付ける。 - 特許庁

At the time, definition of read/write is performed by a first command, a decode-address of a memory cell array also is taken in by the first command and shortening more the random access time tRAC is realized.例文帳に追加

この際、リード／ライトの定義を第１のコマンドで行い、且つメモリセルアレイのデコードアドレスも第１のコマンドで取り込んでランダムアクセスタイムｔＲＡＣの更なる高速化を実現する。 - 特許庁

All spacer particles 7 in a liquid crystal layer contribute to form a cell gap because differences in level between each region on an array substrate and a difference in level on the color filter substrate cancel with each other.例文帳に追加

アレイ基板上の各領域の段差がカラーフィルター基板上の段差によって相殺されるため、液晶層中のすべてのスペーサ粒子７がセルギャップ形成に寄与する。 - 特許庁

Consequently, the cell gap is held normal even when strong pressure is applied to the periphery of the substrate when an array substrate 1 and a counter substrate 2 are laminated together to prevent display defects.例文帳に追加

これにより、アレイ基板１と対向基板２との貼り合わせの時に基板周辺部に強い圧力が掛かってもセルギャップが正常に保たれ、表示不良を防止することができる。 - 特許庁

The ferroelectric memory includes a memory cell array where a plurality of memory cells with a ferroelectric capacitor are arranged, the plurality of word lines, the plurality of plate lines, and a plurality of word line driving circuits.例文帳に追加

強誘電体メモリは、強誘電体キャパシタを有する複数のメモリセルが配置されるメモリセルアレイと、複数のワード線と、複数のプレート線と、複数のワード線駆動回路を含む。 - 特許庁

To provide a semiconductor device capable of preventing lowering of an access speed caused by a redundancy determination while reducing a precharge circuit in a memory cell array having a hierarchy bit line configuration.例文帳に追加

階層化ビット線構成を有するメモリセルアレイにおいてプリチャージ回路を削減しつつ冗長判定に伴うアクセス速度の低下を防止し得る半導体装置を提供する。 - 特許庁

Thus, a base station for cell system mobile communication employing the CDMA method or the like can separately conduct the processing specific to the CDMA receiver and the processing specific to the adaptive array antenna.例文帳に追加

これにより、ＣＤＭＡを用いたセル方式移動体通信の基地局等において、ＣＤＭＡ受信機固有の処理と、アダプティブ・アレイ・アンテナ特有の処理を、分離して行える様にした。 - 特許庁

To provide a semiconductor integrated circuit for preventing breakdown by the antenna effects of a gate insulating film of a transistor, provided inside a circuit for selecting a row of a memory cell array.例文帳に追加

メモリセルアレイ内の行を選択するための回路内のトランジスタのゲート絶縁膜がアンテナ効果によって破壊されることを防止することが可能な半導体集積回路を提供する。 - 特許庁

A discrimination voltage supplying circuit 2 generates read- voltage under control of a control circuit 1, and supplies it to a memory cell array 7 through a word line Wi decided by address data Address.例文帳に追加

判定電圧供給回路２は、制御回路１の制御のもとでリード電圧を生成し、アドレスデータＡｄｄｒｅｓｓで決まるワード線Ｗｉを通じメモリセルアレイ７に供給する。 - 特許庁

Furthermore, a memory cell array is configured of an even number of sub banks so as to apply the erasing voltage pulse to one sub bank and the writing voltage pulse to another sub bank alternately.例文帳に追加

更に、メモリセルアレイを偶数のサブバンクからなる構成とし、一方のサブバンクにおける消去電圧パルスの印加と他方のサブバンクにおける書き込み電圧パルスの印加を交互に行う。 - 特許庁

The semiconductor storage device is formed by splitting a memory array into a plurality of mats 11, and a transistor element 18 is arranged between cell counter electrode plates 17 of each mat split as a switching device.例文帳に追加

半導体記憶装置はメモリアレイが複数のマット１１に分割形成されてなり、分割された各マットのセル対極プレート１７間にトランジスタ素子１８をスイッチ素子として配置する。 - 特許庁

A reading/writing/erasure control circuit controls the write circuit 26 to perform writing so that threshold levels of all the memory cells in the memory cell array 36 become identical before the next writing.例文帳に追加

読出／書込／消去制御回路は、次回の書込み行なう前に、メモリセルアレイ３６内のすべてのメモリセルの閾値レベルが同一となるように書込回路２６に書込みを行なわせる。 - 特許庁

To specify a plurality of rows in the same memory array bank by a single external row address regarding a semiconductor storage suited for speeding up access to a memory cell.例文帳に追加

本発明はメモリセルへのアクセスの高速化に好適な半導体記憶装置に関し、同一のメモリアレイバンク内の複数の行を、単一の外部行アドレスで指定することを目的とする。 - 特許庁

Active units AUP and AUV having and active voltage decreasing circuit VDCS which supplies a large current consumed during array activation and a Vpp Pump for generating an increasing voltage are made to be a cell.例文帳に追加

アレイ活性化時消費される大電流を供給するアクティブ降圧回路（ＶＤＣＳ）および昇圧電圧発生用のＶｐｐポンプをアクティブユニット（ＡＵＰ，ＡＵＶ）としてセル化する。 - 特許庁

A prescribed number of datum bits of data read to an internal datum bus 12 from a memory array 2 are transmitted to an internal address bus 8 through a transmitting circuit 16 and are given to a memory cell selecting circuit 10.例文帳に追加

メモリアレイ（２）から内部データバス（１２）に読出されたデータのうち所定数のデータビットを転送回路（１６）を介して内部アドレスバス（８）に転送してメモリセル選択回路（１０）へ与える。 - 特許庁

These registers are interconnected through internal data bus lines (GIO0-GIOn;GIO0-GIO127;SGIO0-SGIOn) to be used for internal data transfer of the memory cell array.例文帳に追加

これらのレジスタは、メモリセルアレイの内部データ転送に用いられる内部データバス線（ＧＩＯ０−ＧＩＯｎ；ＧＩＯ０−ＧＩＯ１２７；ＳＧＩＯ０−ＳＧＩＯｎ）を介して相互接続される。 - 特許庁

To enable quick discharge at the time of programming, simplifying a process at the time of forming contacts of a cell array part and a peripheral circuit part, and reducing etching damage.例文帳に追加

プログラム時の放電を迅速に行い、セルアレイ部及び周辺回路部のコンタクト形成時の工程を単純化し、蝕刻損傷を減らすＮＯＲ型フラッシュメモリ装置の製造方法を提供する。 - 特許庁

To provide a liquid crystal device wherein a polarizer, having uniform polarization characteristics in a substrate in-plane is provided in a liquid crystal cell and to provide a color filter substrate, and to provide an array substrate used for the same.例文帳に追加

基板面内で均一な偏光特性を有する偏光子を液晶セル内に具備した液晶装置、これに用いられるカラーフィルタ基板及びアレイ基板を提供すること。 - 特許庁

To provide an abnormality detection system and a terminal board which reliably detect insulation failure between NP terminals to which power lines are connected even if a direct current power source such as a solar cell array is adopted.例文帳に追加

太陽電池アレイなどの直流電源の場合でも、電源線が接続されるNP端子間の絶縁不良を確実に検出できる異常検出システム及び端子台を提供する。 - 特許庁

To provide a nonvolatile memory device having a stacked structure of which the degree of integration is enhanced by simplifying the arrangement and coupling of a cell array of a stacked structure and peripheral circuits, and to provide a memory card and a system.例文帳に追加

積層構造のセルアレイと周辺回路との配置及び連結とを単純化して、集積度を高めた積層構造の不揮発性メモリ装置、メモリカード及びシステムを提供する。 - 特許庁

A memory cell array 1 is connected with a word line WL and a bit line BL, and a plurality of memory cells each of which stores one of n values (n is a natural number of ≥2) is arranged in a matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、ｎ値（ｎは２以上の自然数）のうちの１値を記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

An auxiliary precharging circuit 10 is installed with respect to a memory cell array part 1, a precharging circuit 4, in which an I/O data bus T and an I/O data bus B as well as a data bus are charged to a VDD level, a write buffer 5, and a read buffer 6.例文帳に追加

メモリセルアレイ部１、Ｉ／ＯデータバスＴ，Ｂ、データバスをＶＤＤレベルに充電するプリチャージ回路４、ライトバッファ５、リードバッファ６に対し、補助プリチャージ回路１０を設ける。 - 特許庁

To provide a non-volatile memory cell that can be driven at a low voltage and is capable of high-speed program and high-density integration, and its usage, a manufacturing method, and a non-volatile memory array.例文帳に追加

低電圧駆動および高速プログラムならびに高密度集積の可能な不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイを提供する。 - 特許庁

To provide a CMOS image sensor which can easily satisfy both an optical property of a unit cell pixel array and an arithmetic property of a logic circuit.例文帳に追加

単位画素アレイ部の光学特性とロジック回路部の演算特性との両方を容易に満足させることのできるＣＭＯＳイメージセンサ及びその製造方法を提供すること。 - 特許庁

The wirings for short-circuit 11, 12 are short-circuited to the selected gate lines SL0, SL1 in a wiring short-circuit region 13 deployed at a prescribed interval in the column direction of a memory cell array.例文帳に追加

短絡用配線１１，１２は、メモリセルアレイの列方向に所定間隔をおいて配置された配線短絡領域１３において選択ゲート線ＳＬ０，ＳＬ１に短絡させる。 - 特許庁