「clock interrupt」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

By this, an interrupt outputting part 40 holds the clock permission signal CKE in synchronization with the internal clock CLK and outputs the clock permission signal CKE, as an interrupt request signal IRQ, to the master block 1.例文帳に追加

これにより、割込出力部４０は、内部クロックＣＬＫに同期してクロック許可信号ＣＫＥを保持し、割込要求信号ＩＲＱとしてマスターブロック１に出力する。 - 特許庁

When the setpoint interrupt condition exists, the circuitry and the instructions control (144) the clock rate relative to the first clock rate.例文帳に追加

設定点割り込み条件が存在する場合は、第１クロック速度に対してクロック速度を制御する（１４４）。 - 特許庁

To provide a real-time clock device or the like generating an interrupt signal accurately in terms of time.例文帳に追加

時間に正確に割り込み信号を発生させるリアルタイムクロック装置等を提供する。 - 特許庁

The interrupt control circuit inverts a clock stop signal (OSCSTP) outputted from the system control circuit, stopping the system clock when interrupt requirement is given by external interrupt requirement signals (IRQ1, IRQ2) in a standby state and when interrupt masking by corresponding interrupt masking signals (IRQ1E, IRQ2E) is not performed.例文帳に追加

割り込み制御回路は、スタンバイ状態において、外部割り込み要求信号（ＩＲＱ１，ＩＲＱ２）によって割り込み要求があり、対応する割り込みマスク信号（ＩＲＱ１Ｅ，ＩＲＱ２Ｅ）による割り込みマスクが行われていないときは、システム制御回路から出力され、システムクロックを停止させるクロック停止信号（ＯＳＣＳＴＰ）を反転させる。 - 特許庁

When the setpoint interrupt condition does not exist, the circuitry and instructions repeat the above steps of determining the interrupt conditions and controlling the clock rate.例文帳に追加

設定点割り込み条件が存在しない場合は、割り込み条件を決定してクロック速度を制御する上記ステップを繰り返す。 - 特許庁

The synchronous outputting part 40 of the slave block 2 holds an interrupt factor signal INT from a function processing part 20 in synchronization with a bus clock BCK and outputs the interrupt factor signal, as a clock permission signal CKE, to a clock control part 30.例文帳に追加

スレーブブロック２の同期出力部４０は、機能処理部２０からの割込要因信号ＩＮＴをバスクロックＢＣＫに同期して保持し、クロック許可信号ＣＫＥとしてクロック制御部３０に出力する。 - 特許庁

A real-time clock is programmed to interrupt at a user indicated event time and date.例文帳に追加

ユーザ指示したイベントの日時において割り込みを行うようにリアルタイム・クロックがプログラムされる。 - 特許庁

Once the interrupt control unit detects the break signal, a clock control unit immediately supplies clock signals to the processors but supplies no clock signal to the peripheral circuit.例文帳に追加

クロック制御ユニットは、割込制御ユニットがブレーク信号を検出したら直ちにプロセッサにクロック信号を供給し、周辺回路にクロック信号を供給しない。 - 特許庁

This data processor (2) has: a system clock generation circuit (35) generating a system clock ϕ1; a system control circuit (22); and an interrupt control circuit (24).例文帳に追加

データプロセッサ（２）は、システムクロックφ１を生成するシステムクロック発生回路（３５）と、システム制御回路（２２）と、割り込み制御回路（２４）とを有する。 - 特許庁

SIGNAL INTERRUPT DETECTION CIRCUIT, COMMUNICATION CLOCK REPRODUCING DEVICE AND DATA REPRODUCING DEVICE INCORPORATING THE CIRCUIT例文帳に追加

信号断検出回路とこの回路が組込まれた通信用クロック再生装置並びにデータ再生装置 - 特許庁

The CPU circuit 11 validates the final interrupt to copy time data in the memory 14 to a clock circuit.例文帳に追加

ＣＰＵ回路１１は最後の割込を有効として、メモリ１４の時刻データを時計回路に複写する。 - 特許庁

An interrupt request is generated by a clock, and an uncontrolled clock is supplied to a first device to be operated, and a clock controlled according to an operating state is supplied to a second device operated by the clock.例文帳に追加

クロックにより割込要求を発生するとともに、動作する第１のデバイスには、制御されないクロックを供給し、クロックにより動作する第２のデバイスには、動作状態に応じて制御されるクロックを供給する。 - 特許庁

To provide a clock supply circuit capable of changing a clock frequency according to a processing mode or an interrupt without causing a delay time following program processing.例文帳に追加

プログラム処理に伴う遅延時間を生じることなく、処理モードや割り込みに応じてクロック周波数を変更できるクロック供給回路を提供する。 - 特許庁

To provide a signal interrupt detection circuit with an improved signal interrupt and resetting speed, a communication clock reproducing device and a data reproducing device incorporating this circuit.例文帳に追加

信号断および復帰応答速度の向上が図れた信号断検出回路とこれが組込まれた通信用クロック再生装置並びにデータ再生装置を提供する。 - 特許庁

In this case, an interrupt interval monitoring part 63 monitors intervals between interrupt signals and stops clock compensating proctessing when the interval contains an error of a predetermined value or higher.例文帳に追加

この際、割り込み間隔監視部６３は割り込み信号同士の間隔を監視し、間隔が所定の値以上の誤差を含む場合に時計補正処理を終了させる。 - 特許庁

The host CPU 34 supplies, upon the receipt of the interrupt signal, a clock signal via a CLK line 41.例文帳に追加

ホストＣＰＵ３４は、割り込み信号を受信すると、ＣＬＫ線４１を介して、クロック信号を供給する。 - 特許庁

The integrated circuit directly controls the opening/closing of the clock control circuits 4-9 by use of interrupt effective control making the interrupt set in the peripheral circuit block effective, or specifies the one group among the clock opening/closing control settings.例文帳に追加

さらに、周辺回路ブロックに設定された割り込みを有効化する割り込み有効制御を用いて、直接クロック制御回路４〜９を開閉制御し、あるいはクロック開閉制御設定の１つのグループを指定する。 - 特許庁

A determination unit (CLK_CNT, RW_DECODE) determines a digital interface standard to which the data word transmitted in clock cycles of the clock signals according to the number of the clock cycles of the clock signals (the interrupt permission signal is in a predetermined value in the clock cycles) conforms.例文帳に追加

決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、クロック信号のクロックサイクル（これらのクロックサイクルの間は、割り込み許可信号は所定の値にある）の数に応じて、これらのクロックサイクルの間に伝送されたデータワードが準拠しているデジタルインターフェース標準を決定する。 - 特許庁

When the clock permission signal CKE is given, the clock control part 30 supplies the bus clock BCK, as an internal clock CLK, to a bus interface part 10 and an interrupt outputting part 40 independently of a selection signal SEL to the slave block 2.例文帳に追加

クロック制御部３０は、クロック許可信号ＣＫＥが与えられると、このスレーブブロック２に対する選択信号ＳＥＬに拘らず、バスクロックＢＣＫを内部クロックＣＬＫとしてバスインタフェース部１０と割込出力部４０に供給する。 - 特許庁

To generate an interrupt signal even in a stop mode where a bus clock for operating a computer system is not supplied in the same manner as a normal mode in which the bus clock is supplied.例文帳に追加

コンピュータシステムを動作させるためのバスクロックが供給されないストップモードであっても、バスクロックが供給される通常モードと同様に割込信号を生成する。 - 特許庁

To solve the problem wherein interrupt signals must maintain a constant period, and thus it takes much time to change time of a clock circuit for generating interrupt signals.例文帳に追加

割り込み信号は一定周期を維持しなければならないので、割り込み信号を発生する時計回路の時刻を変更するには多大な時間がかかっていたという課題を解決する。 - 特許庁

When an interrupt handler corresponding to a clock is started by a time-synchronization interrupt signal, packets are executed sequentially in the handler by referring to a previously reserved memory region.例文帳に追加

クロック４に対応する割込みハンドラが時刻同期割込み信号によって起動すると、そのハンドラの中では、予め予約されたメモリ領域を参照し、パケットを順番に実行する。 - 特許庁

When all intervals of interrupt signals contain only errors less than the predetermined value, a compensation value computing part 66 computes a compensation value to compensate the clock based on the oscillating times p' of the crystal oscillator 65 counted by the real clock count part 64 while the interrupt taking part takes the interrupt signal by the predetermined times M.例文帳に追加

割り込み信号同士の間隔がすべて所定の値未満の誤差しか含まない場合は、割り込み取得部が割り込み信号を所定の回数Ｍだけ取得する間に実クロックカウント部６４がカウントした水晶振動子６５の発振回数ｐ’を基に、補正値算出部６６が時計を補正する補正値を算出する。 - 特許庁

A peripheral device 201 transmits an interrupt request to a host device 200 by using a signal line for a clock signal, when the clock signal output has been stopped.例文帳に追加

クロック信号の出力が停止している際に、周辺装置２０１からホスト装置２００への割込み要求を、クロック信号用の信号線を用いることで、ホスト装置２００へ伝える。 - 特許庁

In the device, an interrupt taking part 61 takes an interrupt signal from a communication part 1 which receives electric waves transmitted periodically from a base station, an interrupt counter 62 counts this by predetermined times M, and a real clock count part 64 counts oscillating times of a crystal oscillator 65.例文帳に追加

割り込み取得部６１が基地局から周期的に送信される電波を受信した通信部１からの割り込み信号を取得し、割り込みカウンタ６２でこれを所定回数Ｍだけカウントするとともに、実クロックカウント部６４が水晶振動子６５の発振回数をカウントする。 - 特許庁

A DMA controller 6 is used to read clock data (eight-bit characters for seven-segment type LCD) in response to interrupt from a clock information generating circuit 5 without intervening by a CPU 1, and the clock data is transferred to an LCD display register 8 without intervening by the CPU 1.例文帳に追加

ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。 - 特許庁

The frequency control over the reproduction clock and processing for transfer of the audio data are switched, from intervals of one interrupt to intervals of a plurality of interrupts.例文帳に追加

この再生クロックの周波数制御およびオーディオデータの転送の処理をＣＰＵの負荷に応じて受信割り込み１回毎から複数回毎に切り換える。 - 特許庁

Similarly, the fault holding register ALMREG of a system controller A receiving the clock fault informs the CPU of the device A of interrupt.例文帳に追加

同様にクロック障害を受け取ったシステム制御装置Ａの障害保持レジスタＡＬＭＲＥＧは、装置ＡのＣＰＵに対し割り込みを通知する。 - 特許庁

When pre-charge interrupt is inputted in half way of CAS access, interrupt is not applied to a column selection signal or data of a data bus line locally, but interrupt is applied to a pre-decoder strobe signal by minimizing master clock latch by buffers 10, 20, 40 and a delay time to interrupt internal instruction-enable.例文帳に追加

カス（ＣＡＳ）アクセス途中にプリチャージインタラプトが入力されたとき、これをローカル（ｌｏｃａｌ）にカラム選択信号（ｃｏｌｕｍｎｓｅｌｅｃｔｉｏｎ ｓｉｇｎａｌ）、又はデータバスラインのデータにインタラプトを掛けることではなく、バッファ１０、２０、４０でマスタークロックラッチ（ｍａｓｔｅｒ ｃｌｏｃｋ ｌａｔｃｈ）と、インタラプト内部命令イネーブルまでのディレイ時間を最少化してプリデコーダストローブ信号にインタラプトを掛ける。 - 特許庁

An RTC (Real Time Clock) circuit 19 of the bar code scanner counts a clock signal from a Base circuit 17 operating in the sleep mode and the operation mode to generate prescribed timing, and requests an interrupt for system timer measurement in the timing.例文帳に追加

バーコードスキャナのＲＴＣ回路１９は、スリープモード及び運転モードで動作するBase回路１７からのクロック信号をカウントして所定のタイミングを生成し、このタイミングでシステムタイマ計測用の割り込みを要求する。 - 特許庁

At the input of an interrupt signal INT, FFs 12, 19 are set to start the high-speed clock source 13 and a counter 21 starts counting low-speed clocks LCK.例文帳に追加

割込信号ＩＮＴが入力されると、ＦＦ１２，１９がセットされ、高速クロック源１３が起動されると共に、カウンタ２１で低速クロックＬＣＫのカウントが開始される。 - 特許庁

The host device 200 receives the interrupt request, and resumes outputting a clock signal to enable data transmission and reception to and from the peripheral device 201.例文帳に追加

ホスト装置２００は、この割込み要求を受信するとクロック信号の出力を再開し、周辺装置２０１との間でデータの送受信を再開できるようにする。 - 特許庁

Moreover, each of the display controller and an electric decoration controller simultaneously reset the individual clock signals for timer interrupt based on a reset signal from a resetting circuit 84.例文帳に追加

しかも、表示制御装置および電飾制御装置のそれぞれがリセット回路８４からのリセット信号に基いてタイマ割込み用のクロック信号を同時にリセットする。 - 特許庁

A data clock DATACLK is branched by a demultiplexer 3, and each processor alternately receives an interrupt from the INT0 and INT1 in matching with the input timing of data.例文帳に追加

データクロックＤＡＴＡＣＬＫはデマルチプレクサ３によって分岐され、各プロセッサは、データの入力タイミングに合わせてＩＮＴ０、ＩＮＴ１から交互に割り込みを受ける。 - 特許庁

When the processing mode or the interrupt of the CPU 20 is detected in a frequency mode setting circuit 101, the frequency mode correspondent to the detected processing mode or interrupt is retrieved from the storage circuit 103, and a clock signal CLK of a prescribed frequency according to the retrieved frequency mode is generated in a clock generation circuit 102.例文帳に追加

周波数モード設定回路１０１においてＣＰＵ２０の処理モードや割り込みが検出されると、検出された処理モードや割り込みと対応づけられた周波数モードが記憶回路１０３から検索され、検索された周波数モードに応じた所定周波数のクロック信号ＣＬＫがクロック発生回路１０２において生成される。 - 特許庁

When the FF 19 is reset with an external interrupt signal INT, supply of the clock signal CKL to the CPU 11 is restarted, and the data evacuated to the external storage device 30 is returned to the RAM 13 with the clock signal CKL for data transfer.例文帳に追加

外部割込信号ＩＮＴによってＦＦ１９がリセットされると、ＣＰＵ１１へのクロック信号ＣＬＫの供給が再開され、外部記憶装置３０に退避したデータがデータ転送用のクロック信号ＣＫＬでＲＡＭ１３に戻される。 - 特許庁

Accordingly, a time from detection of a change of the processing mode and the interrupt in the frequency mode setting circuit 101 to generation of the clock signal CLK in the clock generation circuit 102 is unconnected to a processing speed of a program controlling the CPU 20 and is decided according to a response time of a hardware in the clock supply circuit.例文帳に追加

したがって、周波数モード設定回路１０１で処理モードの変更や割り込みが検出されてからクロック発生回路１０２でクロック信号ＣＬＫが生成されるまでの時間は、ＣＰＵ２０を制御するプログラムの処理速度と無関係になり、クロック供給回路におけるハードウェアの応答時間に応じて決まる。 - 特許庁

Therefore, if the interrupt request (step 203) is received during the operation in the sleep mode, clock supply is resumed, saving on the stack is not performed, the execution of the interrupt handler is completed and the time required for the return to the normal operation mode (steps F204 to F206) can be shortened.例文帳に追加

これにより、スリープモードでの動作時に割り込み要求（ステップＦ２０３）を受けた場合に、クロック供給を再開し、スタック退避は行わずに、割り込みハンドラの実行を終え、通常動作モードへの復帰（ステップＦ２０４〜Ｆ２０６）に要する時間を短縮することができる。 - 特許庁

Moreover, each of the display controller, a sound controller and an electric decoration controller simultaneously reset the individual clock signals for timer interrupt based on a reset signal from a resetting circuit 84.例文帳に追加

しかも、表示制御装置と音制御装置と電飾制御装置のそれぞれがリセット回路８４からのリセット信号に基づいてタイマ割込み用のクロック信号を同時にリセットする。 - 特許庁

This enables the peripheral device 201 to transmit an interrupt request to the host device promptly, even when the output of the clock signal from the host device 200 has been stopped.例文帳に追加

これにより、ホスト装置２００からクロック信号の出力が停止している場合であっても速やかに周辺装置２０１からホスト装置へ割込み要求を伝えることが可能となる。 - 特許庁

To solve the problem that in a communication system in which data is transmitted and received in synchronization with a clock signal, a peripheral device cannot transfer data to a host device when the host device stops outputting the clock signal and thus the peripheral device cannot promptly transmit an interrupt request to the host device.例文帳に追加

クロック信号に同期してデータ送受信を行う通信システムでは、ホスト装置がクロック信号の出力を停止すると、周辺装置からホスト装置へデータ転送ができず、周辺装置からホスト装置へ割込み要求を速やかに伝えることができない。 - 特許庁

Then, the interrupt handler 42 obtains a threshold from a threshold table 21, compares the count value corresponding to the process after the switching with the threshold, sets a value of an over clock function setting register 12 in accordance with the comparison result, and control a clock frequency of the processor 10.例文帳に追加

そして、割り込みハンドラ４２は、閾値テーブル２２から閾値を取得して、切り替え後プロセスに対応するカウント値と閾値とを比較し、その比較結果に応じてオーバークロック機能設定レジスタ１２の値を設定して、プロセッサ１０のクロック周波数を制御する。 - 特許庁

Using a trace component, the input signal, output signal and interrupt conditions for each clock cycle are decided for measuring the consumed power of the central processing unit 21 with the program under execution.例文帳に追加

プログラム実行中の中央処理ユニット２１の消費電力を測定するため、追跡部品を用いそれぞれのクロックサイクルにおける入力信号、出力信号、割込み条件を決定する。 - 特許庁

In synchronism with this reception interrupt, the remaining capacity of a reproducing buffer is checked to control the frequency of a reproduction clock generated by a clock generating circuit 15 according to whether the remaining capacity increases or decreases, and the audio data buffered in the receiving buffer are transferred to the reproducing buffer.例文帳に追加

この受信割り込みに同期して、再生バッファの残量をチェックし、この残量の増加・減少に応じてクロック発生回路１５が発生する再生クロックの周波数を制御するとともに、受信バッファにバッファしているオーディオデータを再生バッファに転送する。 - 特許庁

In a game device 1, even when an interrupt signal is transmitted from an interrupt signal generation circuit 14 to a timer 12, a CPU 10 outputs a signal for generating a specific key to a key generation circuit 16 as long as a program for a game is executed, so that the supply of a clock signal from the timer 12 to a decoder 11 can be continued.例文帳に追加

ゲーム装置１では、割込信号発生回路１４からタイマ１２へ割込信号が送られても、ゲーム用プログラムが実行されていれば、ＣＰＵ１０がキー発生回路１６に特定のキーを発生させるための信号を出力することにより、タイマ１２からデコーダ１１へのクロック信号の供給は継続される。 - 特許庁