「clock value」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To obtain a jitter value of a sampling clock used in an A/D converting circuit.例文帳に追加

Ａ／Ｄ変換回路に用いられるサンプリングクロックのジッタ値を求める。 - 特許庁

Moreover, a transfer rate (frequency) of a clock signal is recorded as a value.例文帳に追加

更にクロック信号の転送レートを（周波数）を値として記録する。 - 特許庁

A layout process is performed, taking into consideration the calculated clock skew value.例文帳に追加

そして、算出したクロックスキュー値を考慮して配置処理を行なう。 - 特許庁

An interruption is executed to increase a present time value 50, when a count value of a count register 20 for counting a clock from a clock circuit 10 generating the clock of short period gets consistent with a value of a comparison register 30.例文帳に追加

短い周期のクロックを発生するクロック回路１０からのクロックをカウントするカウントレジスタ２０のカウント値と比較レジスタ３０の値が一致した時に、割り込みが実行され現在時刻値５０が増分される。 - 特許庁

Thread segments are paired, each comprising a thread identifier and a virtual clock value.例文帳に追加

スレッドセグメントは、スレッド識別子および仮想クロック値を備えるペアである。 - 特許庁

An accordance determination circuit AND outputs a clock as a reception clock when the count value of the counter accords with a preset count value, n halves.例文帳に追加

一致判定回路ＡＮＤはカウンタのカウント値が予め設定したカウント値ｎ／２に一致したときに受信クロックとして出力する。 - 特許庁

When a decoder decodes video data and audio data and a clock control value at PWM control reproduction is recorded in a control unit, the clock control value is compared with a clock control value which is set so far.例文帳に追加

デコーダにおいて映像データ、音声データをデコードする場合、ＰＷＭ制御再生を行ったときのクロック制御値を記録部に記録する際に、そのときまでに設定されていたクロック制御値と比較する。 - 特許庁

A clock frequency decision part 24 compares a clock frequency set value F set by a clock generation part 14 with a preliminarily set decision value Fth, and outputs a decision signal.例文帳に追加

クロック周期判定部２４はクロック発生部１４に設定されるクロック周期設定値Ｆを予め設定した判定値Ｆｔｈと比較して判定信号を出力する。 - 特許庁

The size of the template matching a requested clock skew value and the delay time value of the clock tree, the type of the clock buffer inserted therein, and the position of a tapping point are determined.例文帳に追加

要求されるクロックスキュー値とクロック木の遅延時間値に合ったテンプレートの大きさと、その中に挿入されるクロックバッファの種類及びタッピングポイントの位置が決定される。 - 特許庁

Then, each time the system clock counts one hour, the system clock is corrected according to the value of the high precision counter.例文帳に追加

この後、システム時計が１時間を計時する毎に、高精度カウンタの値に応じてシステム時計が補正される。 - 特許庁

Additionally, by inputting a clock pulse into the clock line, an output logical value is propagated to the scanning chain.例文帳に追加

さらに続いて、クロック線にクロックパルスを入力することによって、スキャンチェインに出力論理値を伝播させる。 - 特許庁

According to the obtained mean value, a decoding clock generator 56 varies the frequency of a decoding clock DCK.例文帳に追加

求めた平均値に基づいて復号クロックＤＣＫの周波数を復号クロック発生器５６により変化させる。 - 特許庁

To provide a clock generating circuit which can generate two normal internal clock signals even when deviation occurs in a logic threshold value of a clock buffer in a clock generating circuit provided with two clock buffers.例文帳に追加

２つのクロックバッファを備えたクロック発生回路においてそれらクロックバッファの論理しきい値にずれが生じた場合でも正常な２つの内部クロック信号を発生することが可能なクロック発生回路を提供する。 - 特許庁

A converter (122) uses the value given to a system clock conversion generator (108) by the synthetic video clock (402) to convert the transition position to the synthetic video clock (402) to the position to the system clock (400).例文帳に追加

変換器(122)は、合成ビデオクロック(402)によってシステムクロック変換発生器(108)に与えられる値を使用して、合成ビデオクロック(402)に対する遷移位置をシステムクロック(400)に対する位置に変換する。 - 特許庁

The adder 2 outputs a frequency-divided clock from a carry signal CRY terminal when the addition value of the value N and latched value exceeds the constant value M.例文帳に追加

加算器２は、値Ｎとラッチされた値の加算結果が一定の値Ｍを超えた時に、桁上げ信号ＣＲＹ端子から分周クロックとして出力する。 - 特許庁

The DCM circuit obtains a voltage value from a test clock having unknown duty cycle value, similarly to the above manner.例文帳に追加

ＤＣＭ回路は、未知のデューティ・サイクル値のテスト・クロックから上記と同様の方法で電圧値を得る。 - 特許庁

A variation in average value of SSCG output clock frequencies exerts a similar influence on the clock for the polygon motor and the clock for the drum motor.例文帳に追加

本構成によれば、ＳＳＣＧ出力クロック周波数の平均値の変動が、ポリゴンモータ用クロック及びドラムモータ用クロックに対して同じように影響する。 - 特許庁

Reduction of the clock jitter in the semiconductor device is attained by making the propagation delay time of the clock signal of the clock distribution circuit into a value added with the adjustment time.例文帳に追加

クロック分配回路のクロック信号の伝播遅延時間を調整時間を加えた値とすることで、半導体装置におけるクロックジッタの低減ができる。 - 特許庁

A strobe signal is generated by adjusting an inverted clock being a clock obtained by inverting the reference clock based on the adjusted delay value.例文帳に追加

調整された前記遅延値に基づいて前記基準クロックを反転したクロックである反転クロックを調整することによりストローブ信号を生成する。 - 特許庁

A count value is compared with a prescribed value while synchronizing with the low-speed clock signal to determine whether the frequency of the high-speed clock signal reaches a prescribed frequency.例文帳に追加

低速クロック信号と同期して、カウント値と所定値とを比較し、高速クロック信号の周波数が所定周波数に達しているか判定する。 - 特許庁

A counter 14 is counted up by a clock generated by a clock generation part 12 so as to output a counter value that shows timing when a correlation value reaches a peak.例文帳に追加

カウンタ１４は、クロック生成部１２が生成するクロックによりカウントアップされ、相関値がピークとなるタイミングを表すカウンタ値を出力する。 - 特許庁

The counting value of the 1/40 counter 100 is held in a register 110 synchronously with the low-speed clock in supplying the high-speed clock, and the TSF timer value 108 is held in a register 142.例文帳に追加

高速クロックの供給の際に低速クロックに同期して1/40カウンタ100の計数値がレジスタ110に保持され、TSFタイマ値108がレジスタ142に保持される。 - 特許庁

When the high-speed clock re-operates, the held value of the register 110 is set in the 1/40 counter 100 at the first clock timing, and the held value of the register 142 is set in the TSF timer 102.例文帳に追加

高速クロックが再稼働した際、最初のクロックタイミングでレジスタ110の保持値が1/40カウンタ100に設定され、レジスタ142の保持値がTSFタイマ102に設定される。 - 特許庁

When a count value N of a clock A1 by a counter 104 reaches a prescribed value X, a decoder 105 outputs an output clock D and a reset signal R1.例文帳に追加

デコーダ１０５は、カウンタ１０４によるクロックＡ１の計数値Ｎが所定値Ｘに達すると、出力クロックＤ及びリセット信号Ｒ１を出力する。 - 特許庁

An amplitude decision circuit 33 decides whether the amplitude value of the clock component extracted by the clock extracting circuit 31 is larger than a designated reference value.例文帳に追加

振幅判定回路３３は、クロック抽出回路３１で抽出されたクロック成分の振幅値が、所定の基準値よりも大きいか否かを判定する。 - 特許庁

A value of 30 seconds or less will enable a second hand on an analog clock.例文帳に追加

アナログ時計の場合、30 秒以下の値であれば秒針が使用可能になる。 - XFree86

To make a read value exact when the change point of a clock is coincident with a read point in the case of reading out the value of a counter asynchronously with the clock.例文帳に追加

カウンタの値をクロックと非同期で読み出す場合に、クロックの変化点と読み出し点とが一致したときの読み出し値の不正確さをなくす。 - 特許庁

The frequency setting value is supplied to a clock frequency control circuit 46.例文帳に追加

周波数設定値は、クロック周波数制御回路４６に供給される。 - 特許庁

An LVDS data transmitter 10 is connected to a cable 13 for clock signal, measures a jitter value of a differential clock signal, changes a frequency dividing value of the clock signal with a frequency divider circuit 113 according to the measured jitter value, and varies the frequency of the differential clock signal output from a differential clock output circuit 111.例文帳に追加

ＬＶＤＳデータ送信器１０は、クロック信号用ケーブル１３に接続されて差動クロック信号のジッター値を計測し、その計測したジッター値に応じて分周回路１１３によりクロック信号の分周値を変更し、差動クロック出力回路１１１から出力される差動クロック信号の周波数を変化させる。 - 特許庁

While operating in synchronization with the internal clock signal, the control value creation block receives a target value synchronizing with an external clock signal from outside, which has a lower frequency than the internal clock signal, and creates the control value which changes in synchronization with the internal clock signal based on the received target value.例文帳に追加

ここで、制御値生成ブロックは、内部クロック信号に同期して動作するとともに、外部から、内部クロック信号よりも低い周波数を有する外部クロック信号に同期して目標値を受信し、受信した目標値に基づいて、内部クロック信号に同期して変化する制御値を生成する。 - 特許庁

A CPU 14 compares these values with a prescribed value to calculate a clock frequency to be outputted from a clock generator 15.例文帳に追加

この値をＣＰＵ１４で規定値と比較してクロックジェネレータ１５から出力すべきクロック周波数を算出する。 - 特許庁

To provide a clock recovery device and a clock recovery method where jitter is less even in the case of demodulating multi-value phase modulation signal.例文帳に追加

多値位相変調の復調においてもジッタの少ないクロック再生装置およびクロック再生方法を提供する。 - 特許庁

To provide a circuit and method for generating an internal clock signal with an intermediate value relative to an external clock.例文帳に追加

外部クロックに対し中間値の位相をもつ内部クロック信号を発生するための回路とその方法を提供する。 - 特許庁

As the system clock and a head clock HDCLK or the synchronizing signal SYN are generated along the counted value starting from the counting initial value CPS of the source oscillation clock CKIN, it is possible to control the phases thereof.例文帳に追加

システムクロックCLK とヘッドクロックHDCLK 、あるいは、ヘッドデータ処理用同期信号HDSYN は、原発振クロックCKINの計数初期値CPS から始まる計数値に従って生成されるので、これらの位相を制御することが出来る。 - 特許庁

A desired clock frequency value recorded in a clock timing packet for transmitting a designated clock frequency from a gateway apparatus is inputted into a clock generator via a clock frequency variation range setting register 213 of a packet conversion apparatus, thereby generating a desired clock.例文帳に追加

ゲートウェイ装置から指定のクロック周波数を送出するクロックタイミングパケット内に記録された所望のクロック周波数の値を、パケット変換装置のクロック周波数変動範囲設定レジスタ２１３を介してクロックジェネレータに入力し、所望のクロックを発生させる。 - 特許庁

When a receiving buffer amount of the receiving buffer of the master channel reaches a predetermined center value, a variable clock unit is set to a center frequency and actuated, and the clock frequency of the variable clock unit is controlled and clock synchronized with the clock master side so that the receiving buffer amount after the actuation becomes stable at the center value.例文帳に追加

マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 - 特許庁

An input clock signal 109 is frequency-divided in a frequency dividing ratio that is a value obtained by dividing a numerator setting value 112 by a denominator setting value 111.例文帳に追加

分子設定値１１２を分母設定値１１１で除した値である分周比で入力クロック信号１０９を分周する。 - 特許庁

An L counter 103 outputs a count value counted on the basis of the clock B.例文帳に追加

Ｌカウンタ１０３は、クロックＢに基づいてカウントしたカウント値を出力する。 - 特許庁

A delay analyzer 100 calculates delay time and/or a waveform rounding value of a clock signal input into a clock mesh connection element, on the basis of the delay time and/or the waveform rounding value of the clock signal at multiple positions on a clock mesh.例文帳に追加

遅延解析装置１００は、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および／または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および／または波形鈍り値を算出する。 - 特許庁

A synchronous clock within the real time clock device is generated in a synchronous clock generation circuit 16 by a counter value obtained by dividing a reference clock divided by a divider 13, a reference clock from an oscillating circuit 11, or a clock obtained by 1/2-dividing the reference clock by a 1/2 dividing circuit 12, and it is distributed to synchronizing circuits 14 and 18.例文帳に追加

分周器１３で基準クロックを分周したカウンター値と、発振回路１１からの基準クロック、または１／２分周回路１２で基準クロックを１／２分周したクロックにより、同期クロック生成回路１６でリアルタイムクロック装置内部の同期クロックを生成し、これを同期回路１４，１８に分配する。 - 特許庁

A voltage/clock controller 15 receives the voltage/clock control value CV, and controls at least one of the operational voltage and operational clock frequency of the decoder 1.例文帳に追加

電圧・クロック制御部１５は電圧・クロック制御値ＣＶを受けて、当該装置１の動作電圧および動作クロック周波数のうち少なくとも一方の制御を行う。 - 特許庁

Next, by inputting a clock pulse into a clock line, the input logical value is supplied from the scanning chain to a combined circuit.例文帳に追加

次に、クロック線にクロックパルスを入力することによって、入力論理値をスキャンチェインから組合せ回路に供給する。 - 特許庁

To overcome the problem with a conventional HDMI audio clock transmitting system, wherein a cycle time-stamp value varies, resulting in deteriorated accuracy of the audio clock.例文帳に追加

従来のＨＤＭＩのオーディオクロック伝送システムでは、サイクルタイムスタンプ値が変動してオーディオクロックの精度が劣化してしまう。 - 特許庁

The clock generator in the electronic body thermometer switches the frequency of the clock signal on the basis of the calculated temperature value.例文帳に追加

ここで、電子体温計のクロック発生部は、上記算出された温度値に基づいて、クロック信号の周波数を切替える。 - 特許庁

Consequently, a clock signal CLK propagates on a clock path to the last during burn-in, regardless of the value of the enable signal EN.例文帳に追加

このため、バーンイン中は、イネーブル信号ＥＮの値に関わらず、クロック信号ＣＬＫは、クロック経路上を最後まで伝搬する。 - 特許庁