「clock value」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The delay adjustment part 134 adjusts delay of the delay adjustment buffer 206 after wiring of the clock tree such that the skew value of the clock tree becomes the request skew value or below.例文帳に追加

遅延調整部１３４は、クロックツリーのスキュー値が要求スキュー値以下となるように、クロックツリーの配線後に、遅延調整バッファ２０６の遅延を調整する。 - 特許庁

An integer counter 150 for generating a second clock f2 (f2=f1×G) calculates (a count value IC2+the Carry+the positive integer A+an offset value) at each input clock.例文帳に追加

第２のクロックｆ２（ｆ２＝ｆ１×Ｇ）を生成するための整数カウンタ１５０は、入力クロック毎に（カウント値ＩＣ２＋キャリー＋正整数Ａ＋オフセット値）を演算する。 - 特許庁

The sound packet reproducing device further has a clock correcting means for calculating a clock correction value A on the basis of a delay time d_i of the transmission time s_i and the reproduction time a_i, to feed back the clock correction value A to the jitter buffer means.例文帳に追加

送信時刻ｓ_ｉと再生時刻ａ_ｉとの遅延時間ｄ_ｉに基づいてクロック補正値Ａを算出し、該クロック補正値Ａをジッタバッファ手段へフィードバックするクロック補正算出手段を更に有する。 - 特許庁

In a clock regeneration method for regenerating clock signal of a receiver based on bit rate of a received data, a control value is generated based on bit rate of the received data, and a clock signal is outputted based on the control value.例文帳に追加

受信データのビットレートに基づき受信装置のクロック信号を再生するクロック再生方法において、受信データのビットレートに基づき制御値を作成し、制御値に基づきクロック信号を出力する。 - 特許庁

The assumption skew value storage part 141 stores a predetermined assumption skew value according to the number of stages of a clock tree.例文帳に追加

想定スキュー値記憶部１４１は、クロックツリーの段数に応じて予め定められた想定スキュー値を格納する。 - 特許庁

When the clock 10 is not changed and the value of the main counter 1 is not changed, the value of the read buffer 3 is held as it is.例文帳に追加

クロック１０が変化せず、メインカウンタ１の値が変化していなければ、リードバッファ３の値はそのまま保持される。 - 特許庁

A value of an identifier (c) inserted in each frame is calculated and the value is transmitted at a rate of a transmitter clock CLKTX.例文帳に追加

各フレーム内に挿入する識別子ｃの値を計算し、送信器クロックＣＬＫＴＸのレートで、これらを送信する。 - 特許庁

Encoded data and a hash value before one clock are inputted to a hash function unit 1 to generate a hash value.例文帳に追加

符号化したデータと、１クロック前のハッシュ値を、多重デービスマイヤーのハッシュ関数器に入力して、ハッシュ値を生成する。 - 特許庁

To provide a method for clock control amount operation enabling the operation of a clock control amount without imposing a large load to software processing when regenerating a system clock on a receiving side from a PCR (program clock reference) value.例文帳に追加

ＰＣＲから受信側のシステムクロックを再生するに当たり、ソフトウェア処理に大きな負荷をかけることなくクロック制御量の演算処理を実行することが可能なクロック制御量演算方法を提供する。 - 特許庁

To adjust the duty ratio of a clock signal used in a solid imaging element to an appropriate value.例文帳に追加

固体撮像素子で利用されるクロック信号のデューティ比を適切な値に調整する。 - 特許庁

The frequency of the input clock signal is divided into a required value by a frequency division circuit DIV1.例文帳に追加

入力クロック信号は分周回路DIV1で所望の値に周波数が分周される。 - 特許庁

A counter 545 counts a clock CLK and a multiplier 546 makes a count value 1/A-fold.例文帳に追加

カウンタ５４５はクロックＣＬＫをカウントし、乗算器５４６はカウント値を１／Ａ倍する。 - 特許庁

A control circuit 160 measures the reception timing on the basis of the counted value of the clock pulses.例文帳に追加

制御回路１６０は、受光タイミングをクロックパルスのカウント値に基づいて測定する。 - 特許庁

These time stamps can be registers to be incremented by a system clock based on a time value.例文帳に追加

これらのタイム・スタンプは時刻値にもとづいた、システム・クロックにより増分されるレジスタでよい。 - 特許庁

A 1st latch 56 latches the data value of the data signal 54 based on the transition of the clock signal 12.例文帳に追加

第1のラッチ(56)が、クロック信号(12)の遷移に基づきデータ信号(54)のデータ値をラッチする。 - 特許庁

The tap value updating part 518 adds μe(n)X(n) to the present tap value H(n) to generate a tap value H(n+1) of the next clock timing.例文帳に追加

タップ値更新部５１８は、現在のタップ値Ｈ（ｎ）に、μ・ｅ（ｎ）・Ｘ（ｎ）を加算して、次のクロックタイミングのタップ値Ｈ（ｎ＋１）を生成する。 - 特許庁

Also, a clock signal supplied to a terminal 4 is supplied to an expected value generating circuit 5, and an expected value of the output value of the device 1 is generated.例文帳に追加

また、端子４に供給されるクロック信号が期待値生成回路５に供給され、測定対象デバイス１の出力の期待値が生成される。 - 特許庁

A gain control value generating circuit 7 compares a bright luminance level control value e, a dark luminance level control value f, and a feedback control value (gn-1); generates a specified step control value S for every clock signal; and adds the step control value to the feedback control value thus obtaining a gain control value gn.例文帳に追加

利得制御値生成回路７は、明輝度レベル制御値ｅと暗輝度レベル制御値ｆと帰還制御値(ｇn−１)とを比較し、クロック信号毎に所定のステップ制御値Ｓを発生させ、ステップ制御値を帰還制御値に加算して利得制御値ｇnを得る。 - 特許庁

The down-count clock signal generation part 15 generates a down-count clock signal of a frequency corresponding to the count value of the up-down counter 13.例文帳に追加

ダウンカウントクロック信号生成部１５は、アップダウンカウンタ１３のカウント値に対応した周波数のダウンカウントクロック信号を生成する。 - 特許庁

The clock generation circuit 5 includes an STC counter 32 for outputting a counter value (signal S4) for adjusting the frequency of a clock S5.例文帳に追加

クロック生成回路５は、クロックＳ５の周波数を調整するためのカウンタ値（信号Ｓ４）を出力するＳＴＣカウンタ３２を有する。 - 特許庁

To provide a clock control circuit capable of setting a set value without using an external terminal, and a control method of the clock control circuit.例文帳に追加

外部端子を用いず設定値を設定することができるクロック制御回路及びクロック制御回路の制御方法を提供する。 - 特許庁

A most frequent value is detected from a bit rate calculated utilizing a PCR (Program Clock Reference) and a bit rate of a transport stream file is computed.例文帳に追加

本発明は、ＰＣＲ（Program Clock Reference ）を利用して算出したビットレートから最頻値を検出してトランスポートストリームファイルのビットレートを計算する。 - 特許庁

Offset values formed from the value of the synthetic video clock (402) are combined to determine the transition position formed with respect to the system clock (400).例文帳に追加

合成ビデオクロック(402)の値から生成されるオフセット値等を組み合わせて、システムクロック(400)に対して生成される遷移位置を決定する。 - 特許庁

A clock pulse from a clock 31 is inputted to a shift counter 20, and is cyclically and repeatedly counted in a range of a value of 0 to 9.例文帳に追加

シフトカウンタ２０にクロック３１からのクロックパルスを入力し０〜９の値の範囲において循環的に繰り返し計数する。 - 特許庁

An average value of differences Δt between system clock timer values ts and current music regeneration positions tm during a predetermined adjustment period is defined as an adjusting value ΔT, and a value obtained by adding the adjusting value ΔT to the system clock timer value ts is defined as the music score display time tg.例文帳に追加

このとき、所定の調整期間における、システムクロックタイマ値ｔｓと現在の音楽再生位置ｔｍとの差分Δｔの平均値が調整値ΔＴとされ、システムクロックタイマ値ｔｓにこの調整値ΔＴを加算した値が、譜面表示進行時刻ｔｇとされる。 - 特許庁

The dot clock generation circuit 51 acquires a measurement value by counting system clocks between encoder pulses, performs computation to decrease the measurement value by the value of a frequency division ratio in synchronization with the system clocks, generates a dot clock every time when the remaining value becomes negative and adds a new measurement to the negative value.例文帳に追加

ドットクロック発生回路５１はエンコーダパルス間においてシステムクロックを計数した計測値を取得し、システムクロックに同期して計測値から分周比の値ずつ減ずる演算処理を行って残りの値が負になる毎にドットクロックを発生して新たな計測値をこの負の値に加算する。 - 特許庁

Timing when a value shown by the selection signal SL of the circuit 70 is changed from a 1st value to a 2nd value is made to be any of periods when the potential level of a clock signal shown at the 1st value and the potential level of the clock signal shown at the 2nd value coincide with each other.例文帳に追加

選択制御回路７０の選択信号ＳＬで示される値が第１の値から第２の値に変化させるタイミングを、第１の値で示されるクロック信号の電位レベルと、第２の値で示されるクロック信号の電位レベルとが互いに一致している期間のいずれかであるようにした。 - 特許庁

An adder 102, an initial value register 103, a counter value selector 104 and a counter 105 constitute an upcounter to update a count value in the unit of a predetermined discrete value in synchronization with the count clock.例文帳に追加

加算器１０２、初期値レジスタ１０３、カウンタ値セレクタ１０４、およびカウンタ１０５によってアップカウンタを構成し、カウントクロックに同期して、所定の計数値単位で、カウント値を更新する。 - 特許庁

An hour value and a minute value of the internal clock of the parking fee adjustment machine 2 are set based on an hour value, a minute value, and a second value included in the time adjustment signal, and a second value of the internal clock of the parking fee adjustment machine 2 is set to zero in timing that the parking fee adjustment machine 2 receives the time adjustment signal.例文帳に追加

時刻合わせ信号に含まれる時値、分値および秒値に基づいて駐車料金精算機２の内部時計の時値および分値を設定し、駐車料金精算機２が時刻合わせ信号を受信したタイミングで駐車料金精算機２の内部時計の秒値をゼロに設定する。 - 特許庁

When a break of signal is detected, the switches 18 and 19 are connected to '2' and clock compensation is performed by the output (the clock compensation value at the time of the signal reception) of the clock compensation value extracting circuit 24 as long as the break of signal continues.例文帳に追加

信号断が検出された場合には、スイッチ１８，１９を「２」に接続し、信号断状態が続く限りはクロック補正値抽出回路２４の出力（信号受信時のクロック補正値）によりクロック補正を施すようにする。 - 特許庁

An expected value generation part 3 generates (a) or a-1 by a prescribed condition as an expected value for the pulse number of output clock signals per cycle of reference clock signals for the respective cycles of the reference clock signals.例文帳に追加

期待値発生部３は、基準クロック信号の周期毎に、前記基準クロック信号の１周期当りの前記出力クロック信号のパルス数についての期待値として、ａまたはａ−１を所定の条件で発生する。 - 特許庁

For each station, the clock data from each station is compared with the clock data from the other stations, and the number of the clock data from the other stations having errors within a prescribed value is counted.例文帳に追加

各放送局毎に自局の時計データを他の放送局の時計データと比較し、自局の時計データに対して所定の誤差内に入る他の放送局の時計データの数をカウントする。 - 特許庁

An oscillation frequency control section 19 controls the oscillation frequency of the system clock oscillation section 17 in response to the difference value between the transmitter side system clock frequency and the receiver side system clock frequency.例文帳に追加

発振周波数制御部１９は、送信側システムクロック周波数と受信側システムクロック周波数の差分値に応じてシステムクロック発振部１７の発振周波数を制御する。 - 特許庁

A crystal-precision master clock CLK_M is generated at a synk side, and CTSr is generated and transmitted to a source side by the master clock CLK_M, a TMDS clock received from the source side and a frequency dividing ratio value N.例文帳に追加

シンク側にてクリスタル精度のマスタークロックCLK_Mを生成し、このマスタークロックCLK_Mとソース側から受け取ったTMDSクロック及び分周比値Ｎにより、ＣＴＳｒを生成し、ソース側に送信する。 - 特許庁

When the power control part reduces the frequency of the clock signal to 1/n, the timer counts the timer value by the number of clock cycles being 1/n that of clock cycles.例文帳に追加

前述のタイマ部は、電力制御部によってクロック信号の周波数が１／ｎ倍に低減された場合に、前述のクロックサイクル数の１／ｎ倍のクロックサイクル数でタイマ値をカウントする。 - 特許庁

An AND circuit 11 cuts off the CPU clock which is inputted to the clock terminal of the CPU 32 for the period wherein the clock signal has the prescribed logical value.例文帳に追加

外部装置３ｂがアクセス要求されたときは、クロック制御回路１４は外部装置３ｂからの外部レディ信号がアクティブになったことを検出してＣＰＵ３２へのクロックを停止させる。 - 特許庁

When a clock required for the operation of an application part 1 is requested, a declaration processing part 2 sends a clock frequency and a required current value corresponding to it to a clock control part 3.例文帳に追加

申告処理部２は、アプリ部１が動作するために必要なクロックが要求されたとき、クロック周波数とそれに対応した必要な電流値をクロック制御部３に送る。 - 特許庁

When receiving communication data in bit units used in start-stop synchronous serial communication, "a characteristic frequency division value with hardware characteristics taken into account based on a frequency division value calculated from a reference clock" relative to the number of clock cycles of a "counter clock derived from the reference clock by dividing its frequency" is calculated.例文帳に追加

調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。 - 特許庁

In a clock change register 10, a setting value is initialized when power is applied to a microcomputer 1A and a clock change circuit 7 selects a clock signal from an oscillation circuit 6 according to the initialized value of the clock change register 10 when the power is applied to the microcomputer 1A.例文帳に追加

クロック切換レジスタ１０が、マイクロコンピュータ１Ａに電源が投入されると設定値が初期化され、クロック切換回路７が、マイクロコンピュータ１Ａに電源が投入されると、クロック切換レジスタ１０の初期化された値に応じて、発振回路６からのクロック信号を選択する。 - 特許庁

For phase adjustment, the I data clock and the Q data clock are compared by an XOR, the result is sampled by another phase clock asynchronous with the data clock, and the frequency of a sampling value=0 and the frequency of a sampling value=1 are respectively counted to determine a phase shift of the data clocks from the counts.例文帳に追加

位相を合わせるにあたり、IデータクロックとQデータクロックとをXORで比較し、その結果をデータクロックとは非同期の別の位相クロックでサンプリングし、サンプリング値が０である回数、１である回数を夫々カウントして、それらのカウント値からデータクロックの位相ずれを判断する。 - 特許庁

Even when the calculated CTS value obtained using a first video clock signal Vc1 generated by a decoder 204 is other than an integer, a value of a second video clock signal Vc2 and an N value are set such that the calculated CTS value obtained using the second video clock signal Vc2 is an integer.例文帳に追加

デコーダ２０４が生成した第１の映像クロック信号Ｖｃ１を用いて得られるＣＴＳの計算値が整数以外の値となる場合でも、本発明では、第２の映像クロック信号Ｖｃ２を用いて得られるＣＴＳの計算値が整数となるように第２の映像クロック信号Ｖｃ２およびＮ値を設定する。 - 特許庁

When a clock pulse reaches the register 1230 from a clock 1030 through the switch 1220, and when the signal for reducing the value of the register 1230 is output, the register value is reduced by, for example, one.例文帳に追加

クロック１０３０からクロックパルスがスイッチ１２２０を介してレジスタ１２３０に達すると、レジスタ１２３０の値を減らす信号が出ている場合は、レジスタ値が例えば１減ぜられる。 - 特許庁

The current count value of the current register 3 on the pre-stage is sent to a logic 15 for passing the clock enable signal on the next stage, and the clock enable signal is controlled for the unit of a bit by the preceding current count value.例文帳に追加

前段のカレントレジスタ３のカレントカウント値を次段のクロックイネーブル信号を通すロジック１５に送り、直近のカレントカウント値にてビット単位でクロックイネーブル信号を制御する。 - 特許庁

To make long-time recording possible even when a system clock reference (SCR) value shown by a DVD-VR format becomes equal to or greater than a certain fixed value.例文帳に追加

ＤＶＤ−ＶＲフォーマットで示されるＳＣＲ値がある一定値以上になっても長時間記録を可能とする。 - 特許庁

When the count value matches a value set in the register 160, the intermediate output clock m0CLK is made to decay.例文帳に追加

そして、このカウント値とレジスタ１６０に設定された値とが一致するときに、中間出力クロックｍＯＣＬＫが立ち下げられる。 - 特許庁