「clock value」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A system clock CLK and a synchronizing signal SYN for operating head data are generated based on the counted value of the counter CPC.例文帳に追加

システムクロックCLK 及び、ヘッドデータ処理用同期信号HDSYN は、カウンタCPC の計数値に基づいて生成される。 - 特許庁

The correlation absolute value is input to a shift register and shifted by a clock faster than a speed of the spreading code.例文帳に追加

相関絶対値はシフトレジスタに入力され、拡散符号の速度よりも早いクロックでシフトされる。 - 特許庁

A condition flag register 46 memorizes the new condition flag value when the clock cycle is finished.例文帳に追加

条件フラグレジスタ４６は、当該クロックサイクルの終了時に当該新たな条件フラグ値を記憶する。 - 特許庁

If output current beyond a set value or more flows, a system clock reference D1 turns on, and a relay is energized.例文帳に追加

設定した値以上の出力電流が流れると、ＳＣＲ Ｄ１がオンし、リレーが通電される。 - 特許庁

To avoid jumping of the RTS value and reduce the jitter quantity of a clock recovered from the RTS value.例文帳に追加

ＲＴＳ値の飛びを避けることができ、ＲＴＳ値から再生されるクロックのジッタ量を抑制することができるようにすることを目的とする。 - 特許庁

In an imaging apparatus, a microcomputer (102) acquires a value T1 indicating the present date, which is output from a real-time clock (RTC) (106) when a user sets an initial value.例文帳に追加

マイコン（１０２）は、ユーザが初期値を設定した時点でＲＴＣ（１０６）から出力される現在の日時の値Ｔ１を取得する。 - 特許庁

When the difference between those values exceeds a preset threshold, it is considered that the clock control value is an improper value caused by stream abnormality.例文帳に追加

比較の結果、それらの値の差が予め設定した閾値を超える値であった場合、ストリーム異常に起因する不適切な値であるとする。 - 特許庁

A dot clock correction circuit 52 obtains a difference between a logical pulse number of a dot clock obtained from the encoder pulse and the pulse number of an actual dot clock and compares it with a prescribed threshold value and changes the frequency division ratio of the dot clock generation circuit 51 in accordance with the result in the comparison.例文帳に追加

ドットクロック補正回路５２は、エンコーダパルスから求められたドットクロックの理論上のパルス数と実際のドットクロックのパルス数との差を求めて所定のしきい値と比較し、比較結果に応じてドットクロック発生回路５１の分周比を変更する。 - 特許庁

To correct an error in accordance with fluctuation of a clock frequency of a clock oscillator built in a microcomputer to be adopted for multiplex communication equipment of single master system by a LIN protocol, even when the clock frequency may shift from a specified value caused by the clock oscillator.例文帳に追加

ＬＩＮプロトコルによるシングルマスタ方式の多重通信装置に採用するマイコンに内蔵のクロック発振子が要因となり、そのクロック周波数が規定値からずれる場合があっても、このクロック周波数の変動に伴う誤差を補正が可能となるようにする。 - 特許庁

Meanwhile, in the clock generating part 36 of the IC card 3, a PLL circuit 41 multiplies an external clock signal CLK, and a selector 44 and a clock generator 45 supply an internal clock signal ϕ of a multiplication factor corresponding to the value of the register 43 to the CPU 31.例文帳に追加

一方、ＩＣカード３のクロック生成部３６において、ＰＬＬ回路４１は、外部クロック信号ＣＬＫを逓倍し、セレクタ４３およびクロックジェネレータ４５は、システム構成レジスタ４３の値に応じた逓倍率の内部クロック信号φをＣＰＵ３１へ供給する。 - 特許庁

To reliably use a counter value latched on the basis of winning by the entry of a game ball in game control, in a game machine where the value of a counter for counting clock signals is a random number value.例文帳に追加

クロック信号を計数するカウンタの値を乱数値とする遊技機において、遊技球の入賞に基づいてラッチされたカウンタ値を確実に遊技制御で使用できるようにする。 - 特許庁

If the evaluation value of the convergence degree is stronger than the prescribed value, the evaluation value of the convergence degree is transmitted to frequency control signal generator 47, along with outputting a frame synchronized clock signal.例文帳に追加

収束度合の評価値が閾値より強ければ、フレーム同期クロック信号を出力するとともに、収束度合の評価値を周波数制御信号生成部４７に伝送する。 - 特許庁

A clock counter 7 starts counting a reference clock at the second start point of an internal timer 6 of the radio wave timepiece and inputs its current clock count value to an adding circuit of a CPU 5 when detecting a signal pulse of a standard radio wave rising.例文帳に追加

電波時計の内部時計6の秒スタート時点でクロックカウンタ7が基準クロックのカウントを開始し、標準電波の信号パルスの立ち上がりを検出したときのクロックカウント値をCPU5の加算回路に入力する。 - 特許庁

To obtain a clock extraction circuit for normally taking data by a clock without approach of an edge position of the clock to a change point of the data even when inputted data is the change point after continuation of the same value.例文帳に追加

入力データが同一値連続の後の変化点である場合でも、クロックのエッジ位置とデータの変化点とが接近することなく、クロックによりデータを正常に取ることができるクロック抽出回路を得る。 - 特許庁

The clock gating control circuit activates only clock supply to the active register by referring to the count value received from the counter, and deactivates clock supply other than that.例文帳に追加

桁上げ信号が活性化された場合、クロックゲーティング制御回路は、カウンタから受け取ったカウント値を参照することによって、活性レジスタへのクロック供給だけを活性化し、それ以外のクロック供給を非活性化する。 - 特許庁

To provide a clock supplying circuit capable of latching data in the timing of a design value even when 'dulling' processing of the waveform of a clock signal is performed by inserting a damping resistor into a clock line for facilitating countermeasures to noise.例文帳に追加

ノイズ対策等でクロックラインにダンピング抵抗を挿入してクロック信号の波形を「なまらせる」処置を行なっても設計値のタイミングでデータのラッチが行なえるようにするクロック供給回路を提供する。 - 特許庁

The legacy IP converter 12-3 set as the second clock slave performs clock synchronization by controlling the clock frequency so that the receiving buffer amount of one specified channel of the legacy IP converter 12-2 becomes stable at the center value.例文帳に追加

第２クロックスレーブを設定したレガシーＩＰ変換器１２−３は、レガシーＩＰ変換器１２−２の特定１チャネルの受信バッファ量をセンタ値に安定するようにクロック周波数を制御してクロック同期する。 - 特許庁

When it is determined that the calculation of the correlative value is not required, each of the clock signal supply parts 123z receives a clock stop signals Hx (x=1, 2, 3, 4) from each of the comparing parts 121z and stops supplying the clock signal C.例文帳に追加

相関値が算出不要であると判断された場合は、クロック信号供給部１２３ｚは、クロック停止信号Ｈｘ（ｘ＝１，２，３，４）を比較部１２１ｚから受信し、クロック信号Ｃの供給を停止する。 - 特許庁

The phase of the dot clock generated by a dot clock generation circuit is controlled by a control circuit 28 on the basis of a ratio of a minimum value to a maximum value of a plurality of accumulation results obtained at intervals of a prescribed period.例文帳に追加

所定期間ごとに得られた複数の累算結果のうち最大値と最小値との比に基づいてドットクロック発生回路により発生されるドットクロックの位相が制御回路２８により制御される。 - 特許庁

If the correction is necessary, the LD is turned off (S105), a frequency setting value needed to correct the image magnification is computed, and the value is set to a pixel clock generation part to generate a pixel clock PCLK (S106).例文帳に追加

補正する必要があれば、ＬＤを消灯し（Ｓ１０５）、画像倍率を補正するために必要な周波数の設定値を算出して画素クロック発生部に対して設定し、画素クロックＰＣＬＫを生成する（Ｓ１０６）。 - 特許庁

The oscillator circuit receives the constant voltage signal with the current value adjusted by the current adjustment circuit, and generates a clock signal for supply to the boost circuit at a clock rate depending on the current value.例文帳に追加

オシレータ回路は、電流調整回路による電流値の調整を経た定電圧信号を入力として、その電流値に応じたクロック速度の、昇圧回路に供給するクロック信号を発生させる。 - 特許庁

The counter circuit outputs the ball entry valid signal when the count value of the clock number is within a predetermined range and outputs the ball entry invalid signal when the counter value of the clock number exceeds the predetermined range.例文帳に追加

カウンタ回路は、クロック数のカウント値が所定範囲内の場合に入球有効信号を出力し、クロック数のカウント値が所定範囲を超えた場合に入球無効信号を出力するように構成する。 - 特許庁

Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.例文帳に追加

開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁

A control value determining circuit 19 adjusts a frequency of the receiving clock based on the measured first frequency difference so that the frequency substantially coincides with a frequency of the transmission clock.例文帳に追加

制御値決定回路１９は、検出された周波数差に基づき、受信クロックの周波数を、送信クロックの周波数とほぼ同一となるように調整する。 - 特許庁

A local clock 73 is prepared by frequency-dividing a source clock 71 inside this transmitter in an N/M frequency divider circuit 72, a PCR counter 74 is driven and an LMC value 75 is obtained.例文帳に追加

伝送装置内部の原クロック７１をＮ／Ｍ分周回路７２で分周して、ローカルクロック７３を作成し、ＰＣＲカウンタ７４を駆動し、ＬＭＣ値７５を得る。 - 特許庁

To provide a clock recovery circuit that uses a total accumulation value of video clocks as a control input and can reduce the amount of clock information to be transmitted from a transmission side.例文帳に追加

映像クロックの総累積値を制御入力としながら、送信側から伝送するクロック情報を小さくすることができるクロック再生回路を提供する。 - 特許庁

The current count value of a current register 3 is sent to a logic 14 for generating a clock enable signal, and the clock enable signal is controlled for the unit of a bit by all current count values.例文帳に追加

カレントレジスタ３のカレントカウント値をクロックイネーブル信号を生成するロジック１４に送り、全部のカレントカウント値にてビット単位でクロックイネーブル信号を制御する。 - 特許庁

A clock having a predetermined frequency is generated, and a lag between edge timing and the clock is detected for each mark edge at which a value is changed in the generated reproduction signal.例文帳に追加

所定周波数のクロックを生成し、生成された再生信号において値が切り替わる各マークのエッジ毎に、エッジのタイミングとクロックとのずれを検出する。 - 特許庁

The voltage demodulated by an output side switch circuit 18 is held by sample hold circuits 20, 22 which hold the value of a chopper clock before inversion until the chopper clock is inverted.例文帳に追加

出力側スイッチ回路１８で復調した電圧を、チョッパクロックの反転前の値をチョッパクロックの反転後まで保持するサンプルホールド回路２０，２２で保持する。 - 特許庁

The clock selector 13 has the first and second clocks inputted and selects either the first or the second clock on the basis of the count value of the loop counter 11.例文帳に追加

クロックセレクタ１３は、第１及び第２のクロックが入力され、ループカウンタ１１のカウント値に基づいて、第１及び第２のクロックのうち、いずれか一方のクロックを選択する。 - 特許庁

At rise clock timing t5 of a clock Clk, a value of a register R changes from "3" to "5", and this change is not expected by any assertions A1 and A2.例文帳に追加

クロックＣｌｋの立ち上がりクロックタイミングｔ５では、レジスタＲの値が「３」から「５」に変化しているが、いずれのアサーションＡ１，Ａ２どおりではない予期しない変化である。 - 特許庁

Parameters needed for clock buffer arrangement position calculation including the limit value of the quantity of clock buffers which can be arranged between the power bus lines are inputted by a parameter input means 1.例文帳に追加

電源バスライン間に配置可能なクロックバッファの数量の制限値を含むクロックバッファ配置位置算出に必要なパラメータをパラメータ入力手段で入力する。 - 特許庁

A processing part uses each stored value N directly related to accumulation distribution of jitter found with the PLL clock signal to calculate error of the PLL clock signal.例文帳に追加

処理部は、ＰＬＬクロック信号において発見されたジッタの累積分布に直接関係する各記憶値Ｎを用いて、ＰＬＬクロック信号の誤差を計算する。 - 特許庁

The difference between an input signal delay time, by the first delay line and a clock signal delay time by the second delay line, has a different value for each clock control comparator.例文帳に追加

クロック制御コンパレータ毎に第１の遅延線による入力信号遅延時間と第２の遅延線によるクロック信号遅延時間との差は異なる値を持つ。 - 特許庁

The clock signal 90 is divided into arithmetic intervals 215, and in this case each arithmetic interval 215 includes a predetermined number of clock pulses equal to the multiplier value.例文帳に追加

クロック信号（９０）は、演算インターバル（２１５）に分割され、この場合に、それぞれの演算インターバル（２１５）は、乗数の値に等しい所定数のクロックパルスを含んでいる。 - 特許庁

A clock control part 15 outputs a clock control signal S15 based on the count value S13b, phase difference number signal S14a and phase difference direction signal S14b.例文帳に追加

クロック制御部１５は、カウント値Ｓ１３ｂ、位相差数信号Ｓ１４ａ及び位相差方向信号Ｓ１４ｂに基づき、クロック制御信号Ｓ１５を出力する。 - 特許庁

A counter 2 counts the number of leading edges of the output clock signal ST in a high level period of the reference clock signal SR to output a count value CN.例文帳に追加

このうち、カウンタ２は、レファレンスクロック信号ＳＲのハイレベル期間に出力クロック信号ＳＴの立上がりエッジが幾つ存在したかを計数しカウント値ＣＮを出力する。 - 特許庁

Then, on the basis of the calculated delay time and/or the waveform rounding value, the delay analyzer 100 calculates the delay time of the clock signal input into the other circuit elements on a clock path.例文帳に追加

そして、その算出した遅延時間および／または波形鈍り値に基づいて、クロックパス上の他の回路素子に入力されるクロック信号の遅延時間を算出する。 - 特許庁

An extraction part 48 extracts a counter value included in each signal, and a counter value in a clock counter loaded in a transmitter transmitting the signal.例文帳に追加

抽出部４８は、各信号に含まれたカウンタ値であって、かつ当該信号を送信した送信装置に搭載されたクロックカウンタでのカウンタ値を抽出する。 - 特許庁

The specific logical value shows that the data signal 54 comes very close to the clock signal 12 and transits and that there is some possibility that the data value of the 1st latch 56 is not reliable.例文帳に追加

特定の論理値は、データ信号(54)が、クロック信号(12)に非常に近接して遷移し、第1のラッチ(56)のデータ値が信頼できない可能性のあることを示す。 - 特許庁

On the basis of the estimated frequency offset, a frequency correction value calculation unit 104 calculates a frequency correction value for each sample clock of the reception signal.例文帳に追加

周波数補正値算出器１０４は、推定された周波数オフセットに基づき、受信信号のサンプルクロック毎の周波数補正値を算出する。 - 特許庁

A setup value/hold value of flip-flop connected to each pin is acquired with a commercial tester function for calibrating a real operation clock for functional test.例文帳に追加

又、市販のテスタ機能によりピン毎に接続されているフリップフロップのセットアップ値、ホールド値を得て、実動作クロックの校正をして機能試験を行う。 - 特許庁

This electronic clock device 1 includes the temperature correction table 15 for storing the correction value or ambient temperature set by a correction value setting section 14 based on time and date.例文帳に追加

電子時計装置１は、補正値設定部１４で設定される補正値又は周囲温度を日時に基づいて記憶する温度補正テーブル１５を備える。 - 特許庁

A pulse generating circuit 48 generates a pulse at fixed period intervals by comparing a countable value of a reference clock with a value stored in a setting register 46.例文帳に追加

パルス発生回路４８は、基準クロックの計数値と設定レジスタ４６に記憶された値とを比較することで一定期間毎にパルスを発生する。 - 特許庁

The digital value corresponding to the integrated value of current detecting voltage components not including offset components can thereby be obtained every 2M-times period of the reference clock cycle.例文帳に追加

これより、オフセット成分を含まない電流検出電圧成分の積分値に対応するディジタル値が、基準クロック周期の２Ｍ倍期間毎に得られる。 - 特許庁