「command decoder」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The LCD TV is provided with a TV tuner, a video-audio analog converter, an acoustic decoder, a liquid crystal panel, a controller and a command input device.例文帳に追加

液晶テレビはテレビチューナ、映像音声アナログ変換器、音響復号装置、液晶パネル、制御装置、指令入力装置を設ける。 - 特許庁

A command decoder 603 detects that an input signal from an external pin is a writing of a particular value with respect to a particular address.例文帳に追加

コマンドデコーダ６０３は、外部ピンからの入力信号が特定のアドレスに対する特定の値の書き込みであることを検出する。 - 特許庁

In another embodiment, a recorder message command (TAG/CMD) is coupled to the decoder (100, 510) to access recorder specific graphical messages.例文帳に追加

別の実施例では、レコーダのメッセージ・コマンド（ＴＡＧ／ＣＭＤ）はデコーダ（１００，５１０）に結合され、レコーダに特有のグラフィック・メッセージにアクセスする。 - 特許庁

The CPU retrieves moving image data from HDD according to the command, extracts voice data using a decoder, and develops the moving image data and the voice data on a memory.例文帳に追加

ＣＰＵは、命令に従って、ＨＤＤより動画像データを読み出し、デコーダで音声データを抽出した上で、メモリに置く。 - 特許庁

The data line driving circuit 30 includes a latch which receives command data specified according to the command identification signal, a decoder which decodes the received command data, and a control part which outputs a control signal corresponding to the decoding result of the decoder, and drives a plurality of data lines of a liquid crystal panel according to the control signal.例文帳に追加

データ線駆動回路３０は、コマンド識別信号に基づいて特定されたコマンドデータを取り込むラッチと、取り込まれたコマンドデータをデコードするデコーダと、デコーダのデコード結果に対応した制御信号を出力する制御部とを含み、入力された表示データと、制御信号とに基づいて液晶パネルの複数のデータ線を駆動する。 - 特許庁

At the input of an active command in timing T1, a row address is input to an address buffer, but a row decoder is not operated, and a word line is not selected.例文帳に追加

タイミングＴ１のアクティブコマンドの入力時、ロウアドレスがアドレスバッファに入力されるが、ロウデコーダは動作せず、ワード線は選択されない。 - 特許庁

The serial instruction decoder 11 receives the instruction code of the command from the serial interface 6, and outputs a serial micro-code 12 to the executing unit 5.例文帳に追加

シリアル用命令デコーダ１１はシリアルインターフェース６からコマンドの命令コードを受け取り、シリアル用マイクロコード１２を実行ユニット５に出力する。 - 特許庁

At timing T2 that a write command is input, a column address is input to an address buffer, but a column decoder is not operated, and a Y switch is not selected.例文帳に追加

ライトコマンドが入力されたタイミングＴ２では、カラムアドレスがアドレスバッファに入力されるが、カラムデコーダは動作せず、Ｙスイッチは選択されない。 - 特許庁

The serial interface circuit 15 and a decoder circuit 16a outputs a control signal, according to each control command to each control circuit 11 to 14.例文帳に追加

シリアルインターフェース回路１５およびデコーダ回路１６ａは、各制御コマンドに応じた制御信号を各制御回路１１〜１４に出力する。 - 特許庁

A system clock CLK is supplied to the command decoder 2, a data strobe signal DQS is supplied to the write-timing generating section 3 and the data latch 7.例文帳に追加

システムクロックＣＬＫは、コマンドデコーダ２に供給され、データストローブ信号ＤＱＳは、ライトタイミング発生部３、及び、データラッチ７に供給される。 - 特許庁

At a clock output control circuit 320, clock commands are decoded by a clock command decoder 328 to perform the oscillation control to an oscillation circuit 312.例文帳に追加

クロック出力制御回路３２０では、クロックコマンドがクロックコマンドデコーダ３２８によりデコードされ、発振回路３１２の発振制御が行われる。 - 特許庁

Then a flip-flop FF2 retrieves the request from the command decoder at the clock timing from the clock phase adjusting unit 130 to supply it to a memory cell array 200.例文帳に追加

そして、フリップフロップFF_2は、クロック位相調整部130からのクロックタイミングでコマンドデコーダからの要求を取り込んでメモリセルアレイ200に供給する。 - 特許庁

The storage devices is provided with a command decoder 1 for decoding an external command input COM and for detecting the command for performing the initial mode setting, and a delay circuit 3a for delaying the start timing of the bit line sensing in a memory core 4, relative to the normal operation, when the command for performing the initial mode setting is detected.例文帳に追加

外部からのコマンド入力ＣＯＭをデコードし、初期モード設定を行うためのコマンドを検知するコマンドデコーダ１、及び初期モード設定を行うためのコマンドが検知された場合、メモリコア４におけるビット線センスの開始タイミングを通常動作時と比して遅延させる遅延回路３ａを備える。 - 特許庁

The semiconductor storage device is equipped with: a command latch circuit 130 for latching a command signal CMD; an address latch circuit 140 for latching an address signal ADD; a mode latch circuit 150 for latching a mode signal MOD; and a command decoder 170 for selecting the address latch circuit 140 when a normal command is latched to the command latch circuit 130, and selecting the mode latch circuit 150 when an adjustment command is latched.例文帳に追加

コマンド信号ＣＭＤをラッチするコマンドラッチ回路１３０と、アドレス信号ＡＤＤをラッチするアドレスラッチ回路１４０と、モード信号ＭＯＤをラッチするモードラッチ回路１５０と、コマンドラッチ回路１３０に通常コマンドがラッチされたことに応答してアドレスラッチ回路１４０を選択し、調整コマンドがラッチされたことに応答してモードラッチ回路１５０を選択するコマンドデコーダ１７０とを備える。 - 特許庁

When contents of a specified page of a flash memory 1 is rewritten, before command data indicating that the whole contents of a specified page is rewritten or only an arbitrary bite is rewritten is supplied to a command decoder 9, command data indicating an erasing time of a specified page is supplied.例文帳に追加

フラッシュメモリ１の指定ページの内容を書き換える場合、コマンドデコーダ９に対し、指定ページの全内容を書き換えるか、任意バイトのみを書き換えるかを表すコマンドデータ 〜 を供給する前に、指定ページの消去時間を表すコマンドデータ を供給する。 - 特許庁

The command decoder 320 also directs the execution history search unit 410 to acquire an input value output from an input selection unit 332, according to, among the commands read after the notice command, an input value setting command for setting the input value of the function.例文帳に追加

また、命令デコーダ３２０は、予告命令の後に読み出される命令のうち、関数の入力値を設定する入力値設定命令に基づいて、入力選択部３３２から出力される入力値を実行履歴検索部４１０に取得させる。 - 特許庁

When contents of a specified page of a flash memory 1 is rewritten, before command data indicating that the whole contents of a specified page is rewritten or only an arbitrary bite is rewritten is supplied to a command decoder 9, command data representing a program time of a specified page is supplied.例文帳に追加

フラッシュメモリ１の指定ページの内容を書き換える場合、コマンドデコーダ９に対し、指定ページの全内容を書き換えるか、任意バイトのみを書き換えるかを表すコマンドデータ 〜 を供給する前に、指定ページのプログラム時間を表すコマンドデータ を供給する。 - 特許庁

On the basis of a decode start command, data are successively read out from the top address of the already stored non-reference frame data and supplied to a decoder 22 to start decoding.例文帳に追加

デコード開始指令に基づき、すでに記憶されている非参照フレームデータの先頭アドレスからデータを読み出して、デコーダ２２に供給して、デコードを開始する。 - 特許庁

An address output command circuit 7 makes a signal SR to be 'H' at the time of finish of input of a row address (NCK=4), an address buffer 4 outputs a row address to a row decoder 8.例文帳に追加

アドレス出力指令回路７はロウアドレスの入力完了時（ＮCK＝４）に信号ＳR をＨとし、アドレスバッファ４はロウデコーダ８にロウアドレスを出力する。 - 特許庁

A DDR-SDRAM has an input buffer 1, a command decoder 2, a write-timing generating section 3, a write-buffer 4, a read-amplifier 5, a memory cell plate 6, and a data latch 7.例文帳に追加

ＤＤＲ−ＳＤＲＡＭは、入力バッファ１、コマンドデコーダ２、ライトタイミング発生部３、ライトバッファ４、リードアンプ５、メモリセルプレート６、及び、データラッチ７を有する。 - 特許庁

In a clock output control circuit 320, a clock command decoder 328 decodes clock commands to output the clocks in circuit block units.例文帳に追加

クロック出力制御回路３２０では、クロックコマンドがクロックコマンドデコーダ３２８によりデコードされ、回路ブロック単位にクロックの出力制御が行われる。 - 特許庁

A decoder and an encoder, using a PictBridge format command, are provided on the side of a PD printer 1 and that of a DSC 2, and the DSC 2 and the PD printer 1 can mutually preunderstand a prescribed command which is described on a PictBridge comment line.例文帳に追加

ＰＤプリンタ１側とＤＳＣ２側とに、PictBridge形式のコマンドのデコーダ及びエンコーダを持たせ、さらに、ＤＳＣ２とＰＤプリンタ１とが互いにPictBridgeのコメント行に記載された所定のコマンドを理解できるようにしておく。 - 特許庁

Each port decoder of 14a and 14b encodes conversion requesting signals X 1a and X 1b which are different from the other request command with regard to the external transmission right requesting signals RQ 1a and RQ 1b to the request command.例文帳に追加

各ポートデコーダ１４ａ，１４ｂは、そのリクエストコマンドに対する外部送信権要求信号ＲＱ１ａ，ＲＱ１ｂについて、他のリクエストコマンドとは異なる変換要求信号Ｘ１ａ，Ｘ１ｂをエンコードするように構成した。 - 特許庁

To provide a low THD line light dimmer equipment and a light dimmer ballast which need neither a command encoder of two or more cycles in the line light dimmer equipment nor a command decoder of two or more cycles in the ballast, either.例文帳に追加

線路調光器内に複数サイクルの命令エンコーダを必要とせず、バラスト内に複数サイクルの命令デコーダも必要としない低ＴＨＤ線路調光器および調光バラストを提供すること。 - 特許庁

When a command interrupting to normal instruction processing included in data from a serial communication line 9 is inputted, a serial interface 6 outputs an arbitration signal 13 to an instruction decoder 4 according to the completion of the reception of the command.例文帳に追加

シリアル通信ライン９からのデータ内に含まれ、通常の命令処理に割り込むコマンドが入力されと、シリアルインターフェース６はコマンドの受信完了により調停信号１３を命令デコーダ４に出力する。 - 特許庁

The processor module comprises a command decoder 33, an execution unit 31, a power node for supplying power to the execution unit 31 and a processor component including the command decoder 33, and a power consumption monitor 39 for generating power consumption data representing consumption of power supplied via the power node.例文帳に追加

プロセッサモジュールは、命令デコーダ３３と、実行ユニット３１と、前記命令デコーダ３３を含むプロセッサコンポーネント及び前記実行ユニット３１に電力を供給するための電力ノードと、この電力ノードを介して供給された電力の消費を表す電力消費データを生成するための電力消費モニタと３９と、を備える。 - 特許庁

Thin-film transistors are used for a clock generation part 16, a command decoder 17, a mode resistor 18, a control part 20, a row address buffer and refresh circuit 21, a column address buffer and the burst counter 22, a data control circuit 23, a latch circuit 24, a DLL 25, and a column decoder 31.例文帳に追加

クロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ２５、カラムデコーダ３１は、薄膜のトランジスタを用いる。 - 特許庁

A scan pass register in which flip-flops are connected in series in an integrated circuit is made to a memory for BIST command, a flip-flop is selected by an address specifying signal from an address decoder, and program data for BIST execution command is read out.例文帳に追加

集積回路中のフリップフロップを直列に連結したスキャンパスレジスタをＢＩＳＴ命令用メモリとし、アドレスデコーダからのアドレス指定信号によりフリップフロップを選択してＢＩＳＴ実行命令用プログラムデータを読み出す。 - 特許庁

A command decoder 13 receives command data transmitted through remote control, a tap length register 15 stores tap length data and a serial/parallel conversion section 14 converts coefficient data received in a form of serial data into parallel coefficient data.例文帳に追加

コマンド等遠隔操作で送信されたコマンドデータをコマンドデコーダ１３にて受信しタップ長データはタップ長レジスタ１５に格納され、シリアルデータで受信された係数データはシリアル／パラレル変換部１４にてパラレル係数データに変換される。 - 特許庁

A command decoder 3 receives an external command independently from an internal clock signal CLK, decodes it, generates a column access mode directive signal, and activates column address activation signals (CADE, SADE) at a rise of the signal CLK.例文帳に追加

コマンドデコーダ（３）は、内部クロック信号（ＣＬＫ）と独立に外部からのコマンドを受けてデコードして、列アクセスモード指示信号を生成し、内部クロック信号ＣＬＫの立上がりで列アドレス活性化信号（ＣＡＤＥ，ＳＡＤＥ）を活性化する。 - 特許庁

In the case of a freeze frame (freeze) command or a channel switching (channel hopping) command, a latest received frame is recorded in a frame plane of the decoder, afterwards, the frame plane is made active for display and a video plane is made inactive.例文帳に追加

この方法は、フリーズフレーム（フリーズ）コマンド又はチャネル切換（チャネルホッピング）コマンド時に、受信された最新のフレームをデコーダのフレームプレーンに記録し、その後このフレームプレーンは表示のため活性化されビデオプレーンは非活性化される。 - 特許庁

A decoder 24B for BIST decodes a test command inputted to an interface 23 for BIST and selects test information stored in the test signal storage part 24A.例文帳に追加

ＢＩＳＴ用デコーダ２４Ｂは、ＢＩＳＴ用インタフェース２３に入力されたテストコマンドをデコードし、テスト信号記憶部２４Ａに記憶されたテスト情報を選択する。 - 特許庁

After that, the address output command circuit 7 makes a signal SC to be 'H' at the time of finish of input of a column address (NCK=8), an address buffer 4 outputs a column address to a column decoder 9.例文帳に追加

その後、アドレス出力指令回路７はカラムアドレスの入力完了時（ＮCK＝８）に信号ＳC をＨとし、アドレスバッファ４はカラムデコーダ９にカラムアドレスを出力する。 - 特許庁

In one embodiment of the present invention, a video decoder may obtain reference information from a NAL unit, and upon receipt of a skip command, skips frames/pictures from where a non-reference frame/picture begins.例文帳に追加

本発明の一実施例によるビデオデコーダは、ＮＡＬユニットから参照情報を得て、スキップ命令を受けると非参照フレームが始まるときにピクチャーをスキップする。 - 特許庁

The command code is sent from a communication host 8 of a outer device 2 and converted the information stored in the memory elements 6 to address data by the decoder 7 to directly indicate an address of the memory elements 6.例文帳に追加

外部装置２の通信ホスト８から発信される命令コードがデコーダ７によりメモリ素子６をアドレスデータに変換されてメモリ素子６を直接アドレス指定する。 - 特許庁

Upon the receipt of the reproduction instruction command, the VTR 1 returns the video signal to a still picture display process of the MPEG decoder 6 and starts reproduction in the changed reproduction mode.例文帳に追加

ＶＴＲ１は、再生指示コマンドを受信すると、ＭＰＥＧ復号器６の静止画面位置まで映像信号を戻してから、変更後の再生モードで再生を開始する。 - 特許庁

Data to be displayed are written in a memory 22, read start position, read range and read speed are set in an address generating circuit 32 via a command decoder 30.例文帳に追加

表示すべきデータをメモリ２２に書き込み、コマンドデコーダ３０を介してアドレス発生回路３２に読み出し開始位置、読み出し範囲及び読み出し速度を設定する。 - 特許庁

When a test instruction signal 37 is output from a command data 22, a test mode decoder 26 inputs the test instruction signal 37 and outputs a test signal 38.例文帳に追加

コマンドデコーダ２２からテスト命令信号３７が出力されると、テストモードデコーダ２６において、そのテスト命令信号３７を入力し、テスト信号３８を出力する。 - 特許庁

The driver IC for display 10 has an interface circuit 100 through which signals are to be putted and outputted between the MPU 300 and the interface circuit, a command decoder 110 decoding the test command inputted from the MPU 300 via the circuit 100 and an inspecting circuit 200 outputting the inspection result signal based on a signal from the decoder 110.例文帳に追加

表示用ドライバＩＣ１０は、ＭＰＵ３００との間で信号が入出力されるインターフェース回路１００と、ＭＰＵ３００からインターフェース回路１００を介して入力されたテストコマンドをデコードするコマンドデコーダ１１０と、コマンドデコーダ１１０からの信号に基づいて検査結果信号を出力する検査回路２００とを有する。 - 特許庁

A memory circuit includes an address designation circuit for receiving the addresses of an array, a row decoder, a column decoder and a data bit, a control logic for receiving a command and transmitting a control signal to a memory system block, and a detecting and writing driver circuit connected to a selected column.例文帳に追加

メモリ回路は、アレイ、行デコーダ、列デコーダ、データビットのアドレスを受信するためのアドレス指定回路、コマンドを受信し制御信号をメモリシステムブロックに送信する制御ロジック、ならびに選択された列に結合された検知および書込みドライバ回路を含む。 - 特許庁

When receiving a command signal R3 denoting fast forwarding reproduction of the contents reproduced at present from the command reception section 40, the CPU 301 outputs an advertisement commercial signal CM 2 included in the read TV broadcast signal S1 to an AV decoder 60.例文帳に追加

ＣＰＵ３０１は、指令受信部４０より現在再生しているコンテンツを早送り再生する旨の指令信号Ｒ３を受けた場合、読み込んだＴＶ放送信号Ｓ１に含まれる宣伝広告信号ＣＭ２をＡＶデコーダ６０へ出力する。 - 特許庁

A decoder requests the memory read of decompressed data necessary for the decompression of the first command stored in the cache 104, and decodes the first command based on the decompressed data, and requests the memory write of the decompressed data acquired by decoding.例文帳に追加

デコーダは、キャッシュ104に格納された第一のコマンドの伸長に必要な既に伸長済みのデータのメモリ読出を要求し、伸長済みのデータに基づき第一のコマンドを復号し、復号によって得た伸長データのメモリ書込を要求する。 - 特許庁

Next, when a read command is issued, the row decoder 18 selects one of the word lines WL to be activated which has been selected in accordance with the active command, and also senses data from the already selected bit lines LBL, GBL, and outputs read data by selecting data of the address designated by the read command from among the data.例文帳に追加

次に、リードコマンドにより、ロウデコーダ１８がアクティブコマンドに応じて選択されたワード線ＷＬから活性化する１本のワード線ＷＬを選択するとともに、既に選択されたビット線ＬＢＬ、ＧＢＬからセンスし、そのデータの内、リードコマンドで指定されたアドレスのデータを選択してリードデータを出力する。 - 特許庁

This recorder 100 detects execution timing of the maintenance in the decoder, and transmits a first command for requesting the execution of the maintenance to a host computer external apparatus based on the detection result.例文帳に追加

記録装置１００は、装置内のメンテナンスの実行タイミングを検出し、その検出結果に基づいて、メンテナンスの実行を要求する第１コマンドをホストコンピュータ外部機器へ送信する。 - 特許庁

A output vector Q(M) of the machine ring 50-1 and an output vector Q(T) of the state ring 50-2 form the timing for asynchronously controlling a processor, and become input to a command decoder.例文帳に追加

マシンリング５０−１の出力ベクトルＱ（Ｍ）とステートリング５０−２の出力ベクトルＱ（Ｔ）が、非同期にプロセッサ等を制御するタイミングを形成し、命令デコーダ等への入力になる。 - 特許庁