「command decoder」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

On the other hand, the sub-picture decoder 7 transmits the transfer request of display switching command data DHG_-COLCON necessary for a horizontal interval in the horizontal interval, and the transferred display switching command data CHG_-COLCON are stored in a CHG_-COLCON buffer 20b of the buffer memory 20.例文帳に追加

一方、サブピクチャデコーダ７は、水平帰線期間に当該水平帰線期間に必要となる表示切換コマンドデータＣＨＧ＿ＣＯＬＣＯＮの転送要求を送出し、該転送された表示切換コマンドデータＣＨＧ＿ＣＯＬＣＯＮをバッファメモリ２０のＣＨＧ＿ＣＯＬＣＯＮバッファ２０ｂに格納する。 - 特許庁

To provide a graphic decoder including a command based graphic output accelerating function, a graphic output accelerating method therefor, and an image reproducing apparatus, which improve an output processing function of two-dimensional graphic images to be improved by utilizing a graphic output accelerating command utilizing horizontal line drawing.例文帳に追加

水平線描写を利用したグラフィック出力加速命令語を利用して二次元グラフィックイメージの出力処理機能を向上させられる命令語基盤グラフィック出力加速機能の含まれたグラフィックデコーダ、そのグラフィック出力加速方法及び映像再生装置を提供する。 - 特許庁

When a scroll command is thereafter inputted through a remote control 111, the MPEG-2 decoder generates frame information of a frame to be newly displayed on the screen by scrolling and the frame information is stored in the buffer for output.例文帳に追加

しかる後、リモコン１１１を介してスクロール指令が入力されると、スクロールによって新たに画面上に表示されるファイルのフレーム情報がＭＰＥＧ−２デコーダにより生成され出力用バッファに格納される。 - 特許庁

Since one entry of a snoop filter is made to correspond to each division block unit in a system address space, a command receiver and the entry of the snoop filter can be simultaneously specified only by address comparison in the address decoder.例文帳に追加

又、システムアドレス空間中の分割ブロック単位毎にスヌープフィルタの１エントリを対応させるため、アドレスデコーダ内でのアドレス比較のみで、コマンドの受信者の特定とスヌープフィルタのエントリの特定が同時に可能となる。 - 特許庁

An ignition command decoder 23 turns on the ignition switch 26 by receiving a transmission signal the modulated carrier wave of a prescribed frequency by collision judging data on a passenger car via a serial communication bus 40 and a demodulator 22.例文帳に追加

点火コマンドデコーダ２３は、乗用車の衝突判定データで所定周波数の搬送波を変調した送信信号をシリアル通信バス４０及び復調器２２を介し受けて点火スイッチ２６をオンする。 - 特許庁

Upon acceptance of an erase command, a CPU 11a supplies a control signal to a decoder 11b, and on the basis of the resultant decode signal an erasing voltage switching circuit 14 generates a soft erasing voltage of a certain level.例文帳に追加

消去コマンドを受け付けると、ＣＰＵ１１ａが制御信号をデコーダ１１ｂに出力し、そのデコード信号に基づいて消去電圧切り替え回路１４がある電圧のソフトイレース電圧を生成する。 - 特許庁

The decoder 102 delays the start time of decoding by the time indicated by the delay value based on the decoding command generated by the CPU 99, and then starts decoding the encoded stream inputted from the memory 101.例文帳に追加

デコーダ１０２は、CPU９９により生成された復号コマンドに基づいて、遅延値により示される時間だけデコードの開始を遅延させた後、メモリ１０１から入力された符号化ストリームのデコードを開始する。 - 特許庁

A decoder 23 is connected to the ATAPI register 22b, a special command is transmitted through the ATA register 22a to the ATAPI register 22b, and the transmitted data (command and microcomputer control software) are decoded to generate an address and data for writing data in a flash ROM 12.例文帳に追加

デコーダ２３は、ＡＴＡＰＩレジスタ２２ｂに接続され、ＡＴＡレジスタ２２ａを介してＡＴＡＰＩレジスタ２２ｂに対し特殊コマンドが送信され、送信されたデータ（コマンド及びマイコン制御ソフトウェア）をデコードしてフラッシュＲＯＭ１２にデータ（マイコン制御ソフトウェア）の書き込みを行うためのアドレス及びデータを生成する。 - 特許庁

When receiving a command signal R2 to reproduce recorded from a command reception section 40, a CPU 301 reads a TV broadcast signal S1 of the contents stored in an external storage device 304 and outputs a video signal S2 and an audio signal S0 included in the read TV broadcast signal S1 to an AV decoder 50.例文帳に追加

ＣＰＵ３０１は、指令受信部４０より記録されたコンテンツを再生する旨の指令信号Ｒ２を受けた場合、外部記憶装置３０４に記憶されたコンテンツのＴＶ放送信号Ｓ１を読み込み、読み込んだＴＶ放送信号Ｓ１に含まれる映像信号Ｓ２および音声信号ＳＯをＡＶデコーダ５０へ出力する。 - 特許庁

The display driver IC 10 has an interface circuit 100 for inputting a signal from an external MPU, a command decoder 110 for decoding a command inputted through the circuit 100, a storage part 60 for storing inputted display data, and display driving parts 70, 80 for driving a display on the basis of the display data.例文帳に追加

表示用ドライバＩＣ１０は、外部ＭＰＵからの信号が入力されるインターフェース回路１００と、インターフェース回路を介して入力されたコマンドのためのコマンドデコーダ１１０と、入力された表示データ用の記憶部６０と、表示データに基づいて表示駆動する表示駆動部７０，８０とを有する。 - 特許庁

This memory device includes a command decoder for generating a power-down signal responding to a power-down command, a mode register for storing power-down exit information, a clock synchronization circuit such as a DLL (delayed locked loop) or PLL (phase locked loop) circuit for generating an internal clock signal synchronized with an external clock signal, and a control part for controlling the DLL or PLL circuit.例文帳に追加

メモリ装置はパワーダウン命令に応答してパワーダウン信号を発生する命令デコーダと、パワーダウン脱出情報を貯蔵するモードレジスタと、外部クロック信号に同期される内部クロック信号を発生するＤＬＬまたはＰＬＬ回路のようなクロック同期化回路と、ＤＬＬまたはＰＬＬ回路を制御する制御部とを含む。 - 特許庁

When a setting time elapses and timer interrupt takes place, first a read start position, a read range and a read speed of the address generating circuit 32 are updated via the command decoder 30 to update the magnification/reduction rate of the magnification/reduction circuit 24.例文帳に追加

設定時間が経過して、タイマ割り込みが発生すると、先ず、コマンドデコーダ３０を介して、アドレス発生回路３２の読み出し開始位置、読み出し範囲及び読み出し速度を更新し、拡大縮回路２４の拡大縮小倍率を更新する。 - 特許庁

A reference signal generating part 17 inputs a CK signal from a CK input terminal 100, generates a reference signal indicating reference delay quantity corresponding to a CK period of the CK signal whenever a REF command is input from a mode decoder 11.例文帳に追加

基準信号生成部１７は、ＣＫ入力端子１００からＣＫ信号を入力し、モードデコーダ１１からＲＥＦコマンドを入力するごとにＣＫ信号のＣＫ周期相当の基準遅延量を示す基準信号を生成する。 - 特許庁

When a switching command for switching the television broadcast programs displayed on the main screen and the sub screen from a user I/F 8 is received, a control section 6 instructs the display controller 5 to display a still image with the normal resolution outputted from the 1-segment decoder 4 on the main screen for a period, until the image with the high resolution is outputted from the 13-segment decoder 2.例文帳に追加

制御部６は、主画面および副画面に表示するテレビ放送を切り替える切替指令がユーザＩ／Ｆ８から入力されたときは、１３セグデコーダ２から高解像度の画像が出力されるまでの期間においては、１セグデコーダ４から出力される通常の解像度の静止画を主画面に表示するように表示コントローラ５に対して指示する。 - 特許庁

The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

The operation code decoder 204 analyzes a reading/writing command, changes the data transfer direction to the memory cell 201, and requests an I/O controller 205 to change high-impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

A sub-picture decoder 7 transmits the data transfer request of display control sequence data SP_-DCSQ#0 in a vertical interval, and only display control command data DCSQ included in the transferred display control sequence data SP_-DCSQ#0 are stored in a DCSQ buffer 20a of a buffer memory 20.例文帳に追加

サブピクチャデコーダ７は、垂直帰線期間に表示制御シーケンスデータＳＰ＿ＤＣＳＱ＃０のデータ転送要求を送出し、該転送された表示制御シーケンスデータＳＰ＿ＤＣＳＱ＃０に含まれる表示制御コマンドデータＤＣＳＱのみをバッファメモリ２０のＤＣＳＱバッファ２０ａに格納する。 - 特許庁

The operation code decoder 204 performs analysis of read/write command; in accordance with an instruction, changes the data transfer direction with respect to the memory cell 201; and requires an I/O controller 205 to change the high-impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

The operation code decoder 204 analyzes a reading/writing command, and changes a data transferring direction to the memory cell 201 according to the instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

A latch 403 for holding a command (DIBAC) inputted from the outside, a decode logic combination circuit 404 for decoding an output of the latch 403, a latch 401 for holding a ready/busy signal from a RB generation part 204, and an AND gate 405 for receiving an output of the decode logic combination circuit 404 and an output of the latch 401 are provided in a command decoder.例文帳に追加

コマンドデコーダ内に、外部から入力されたコマンド（ＤＩＢＡＣ）を保持するラッチ４０３と、ラッチ４０３の出力をデコードするデコード論理組み合わせ回路４０４と、ＲＢ生成部２０４からのレディ／ビジー信号を保持するラッチ４０１と、デコード論理組み合わせ回路４０４の出力とラッチ４０１の出力とを入力するＡＮＤゲート４０５とを設ける。 - 特許庁

A command decoder 2 synchronizes with an external clock signal CLK when the test mode is set in the semiconductor memory, and sequentially generates an internal control signal that is similar to that when a plurality of commands are inputted in a normal mode at predetermined timing in response to a prescribed external control signal (command) inputted from a control input terminal (/RAS, /CAS, /WE, and /CS).例文帳に追加

コマンドデコーダ２は、半導体記憶装置にテストモードが設定されると、外部クロック信号ＣＬＫに同期して、制御入力端子（／ＲＡＳ、／ＣＡＳ、／ＷＥ、及び、／ＣＳ）から入力される所定の外部制御信号（コマンド）に応答して、通常モード動作時に複数のコマンドが入力されたときと同様な内部制御信号を、所定のタイミングで順次に生成する。 - 特許庁

When an instruction received by a command input device is a backlight power turning-off instruction, a controller generates a control signal to set the backlight control terminal to the second state to thereby drive the liquid crystal panel to turn off the backlight power and set the video decoder to the standby mode.例文帳に追加

指令入力装置が受信した指令はバックライト電源のオフ指令のとき、制御装置より制御信号を生成し、バックライト制御端を第２状態に設定して、液晶パネルを駆動して、バックライト電源をオフさせ、映像復号装置を待機モードに設定する。 - 特許庁

According to a recording command inputted to the control microcomputer 30, the CD-ROM data processing circuit 20 temporarily stores data having its error corrected by the CD decoder 5 into a buffer RAM 7 together with their attached data and an error correction part 63 in the circuit 20 performs error correction again.例文帳に追加

制御マイコン３０に入力される記録指令に基づき、ＣＤ−ＲＯＭデータ処理回路２０は、ＣＤデコーダ５にてエラー訂正されたデータを誤り検出符号等その付随データ共々バッファＲＡＭ７に一時記憶し、そのエラー訂正部６３でこれに再度エラー訂正を施す。 - 特許庁

The TV receiver is operated in a program information monitoring mode for monitoring whether or not the contents of program information distributed from a broadcasting station are changed, and the HDR is operated in a reception standby mode for standing by to receive a CEC (Consumer Electronics Control) command and turning off the power source of a tuner and a decoder.例文帳に追加

ＴＶ受像機は、放送局から配信される番組情報の内容が変更されたか否かを監視する番組情報監視モードで動作し、ＨＤＲは、ＣＥＣコマンドの受信を待ち受けると共に、チューナやデコーダの電源をオフにする受信待機モードで動作している。 - 特許庁

When the ALU 10 executes the specific processing, a signal for making the ALU 10 execute the specific processing is assigned to a main command signal α and a selection signal INB(INC) to the selector SELB(SELC), and the decoder 25 outputs a necessary function control signal to make the ALU 10 execute the specific processing.例文帳に追加

ＡＬＵ１０に該特定の処理を実行させる場合は、主コマンド信号αとセレクタＳＥＬＢ（ＳＥＬＣ）への選択信号ＩＮＢ（ＩＮＣ）とに前記特定の処理を実行させるための信号を割り当て、これによってデコーダ２５から必要な機能制御信号を出力させて前記特定の処理を実行させる。 - 特許庁

According to a command for flow control from an amplifier 2 being a signal receiver, the host controller 25 of a disk player controls a PLL circuit 241 to change the frequencies of a counting clock signal to be supplied to an STC counter 242 and ACK(Audio Clock) being a clock signal to be supplied to the output circuit 83 of audio decoder 18.例文帳に追加

信号受信装置であるアンプ装置２からのフローコントロール用のコマンドに応じて、ディスク再生装置のホストコントローラ２５は、ＰＬＬ回路２４１を制御し、ＳＴＣカウンタ２４２に供給するカウント用クロック信号と、オーディオデコーダ１８のアウトプット回路８３に供給するクロック信号であるＡＣＫ（Ａｕｄｉｏ Ｃｌｏｃｋ）との周波数を変更する。 - 特許庁

An SRAM is provided with a delay circuit 34 delaying a signal ACT which becomes an activation level responding to an active command by a fixed time Td and a latch circuit 35 latching an output signal ACTD of the delay circuit 34 whenever a level of an internal clock signal intCK is varied and generating a column decoder activating signal CDE.例文帳に追加

ＳＤＲＡＭにおいて、アクティブコマンドに応答して活性化レベルになる信号ＡＣＴを一定時間Ｔｄだけ遅延させる遅延回路３４と、内部クロック信号ｉｎｔＣＫのレベルが変化するごとに遅延回路３４の出力信号ＡＣＴＤをラッチし、列デコーダ活性化信号ＣＤＥを生成するラッチ回路３５とを設ける。 - 特許庁

Two AND gates 9, 10 controlled by an output from an external writing mode detection circuit 6 are connected on the way of control signals TEST, CHIP-ERASE outputted only by the external writing mode out of outputs from a command decoder 8 for detecting commands, and in the case of the MC mode, the output of the control signals TEST and CHIP-ERASE is interrupted.例文帳に追加

コマンドを検出するコマンドデコーダ８の出力の内、外部書込モードの時にのみ出力される制御信号ＴＥＳＴ、ＣＨＩＰ−ＥＲＡＳＥの途中に外部書込モード検出回路６の出力によって制御されるＡＮＤゲート９及び１０を設け、マイコンモードの場合に、制御信号ＴＥＳＴ及びＣＨＩＰ−ＥＲＡＳＥの出力を遮断する。 - 特許庁

A communication device of battery pack includes condensing elements 3 provided at a battery pack 1, memory elements 6 for storing information of the condensing elements 3, a monitoring circuit 5 for detecting voltage, current or temperature of the condensing elements 3, a microcomputer 4 for calculating remainder of condensing elements 3 from detected value of the monitoring circuit 5, and a decoder 7 for converting command code to data.例文帳に追加

バッテリパックの通信装置は、バッテリパック１が備える蓄電素子３と、当該蓄電素子３の情報を記憶するメモリ素子６と、当該蓄電素子３の電圧や電流や温度を検出する監視回路５と、当該監視回路５の検出値より前記蓄電素子３の残量を演算するマイクロプロセッサ４と、命令コードをデータ変換するデコーダ７とを有している。 - 特許庁

The refresh control apparatus includes: a row decoder outputting a row decoding signal for activating simultaneously all banks in response to a bank active signal and a row address signal when a refresh command is input; and an enable signal control unit for sequentially delaying and outputting at fixed time intervals sense amplifier enable signals for each bank in response to the bank active signals and the refresh signals.例文帳に追加

リフレッシュ命令が入力されると、バンクアクティブ信号とローアドレス信号に応答して全バンクを同時に活性化するためのローデコーディング信号を出力するローデコーダと、前記バンクアクティブ信号とリフレッシュ信号に応答して、バンク別センスアンプイネーブル信号を夫々一定間隔をおいて順次に遅延させて出力するイネーブル信号制御部と、を含むリフレッシュ制御装置を提供する。 - 特許庁