「cpu flash」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The body CPU 22 controls the flash light emission of a macro flash light emitting part 8 based on the distance information.例文帳に追加

ボディＣＰＵ２２は、その距離情報に基づいてマクロフラッシュ発光部８のフラッシュ発光を制御する。 - 特許庁

A CPU 18 continuously performs flash photographing and flash-off photographing in response to one time photographing start instruction.例文帳に追加

ＣＰＵ１８は、一度の撮影開始指示に応じて、フラッシュ撮影およびフラッシュオフ撮影を続けて行う。 - 特許庁

The data storage device 51 includes a CPU 1, a flash memory 2 connected to the CPU 1, and a RAM 3 connected to the CPU 1.例文帳に追加

データ記憶装置５１は、ＣＰＵ１と、ＣＰＵ１に接続されたフラッシュメモリ２と、ＣＰＵ１に接続されたＲＡＭ３とを備える。 - 特許庁

The image forming apparatus includes a CPU 304 and flash memories 307-310.例文帳に追加

画像形成装置は、ＣＰＵ３０４、フラッシュメモリ３０７〜３１０を備える。 - 特許庁

The microcomputer includes one semiconductor chip provided with a CPU and the flash memory.例文帳に追加

マイクロコンピュータはＣＰＵとフラッシュメモリを１個の半導体チップに備える。 - 特許庁

A flash ROM 15 is connected to a CPU 11 on the side of the display 2.例文帳に追加

ディスプレイ２側のＣＰＵ１１には、フラッシュＲＯＭ１５が接続されている。 - 特許庁

When data are being written to the flash ROM 105 from a main CPU (Central Processing Unit) 104, access from a sub CPU controller 113 to the flash ROM 105 is restricted.例文帳に追加

メインＣＰＵ１０４からフラッシュＲＯＭ１０５へ書き込み中である場合、サブＣＰＵ制御装置１１３がフラッシュＲＯＭ１０５へアクセスすることを制限する。 - 特許庁

When photography using flash light is performed in daytime while an "automatic lighting" mode among flash light modes is selected, a main CPU 110 adjusts the irradiation angle of flash light and flash light is emitted.例文帳に追加

閃光モードの中の「オート発光」モードを選択して日中に閃光を伴う撮影を行なうときに、メインＣＰＵ１１０によって閃光の照射角度を調整して閃光発光を行なう。 - 特許庁

The CPU 11 switches the selector 14 to the flash memory 13 side after the update of the program data of the flash memory 12 is completed to perform update of the program data of the flash memory 13.例文帳に追加

ＣＰＵ１１は、フラッシュメモリ１２のプログラムデータの更新が完了した後に、セレクタ１４をフラッシュメモリ１３側に切り替え、フラッシュメモリ１３のプログラムデータの更新を行う。 - 特許庁

A disk camcorder has a disk 9, a CPU 18, a DRAM 19 and a FLASH memory 21.例文帳に追加

ディスクカムコーダは、ディスク９、ＣＰＵ１８、ＤＲＡＭ１９、ＦＬＡＳＨメモリ２１を備える。 - 特許庁

In response to the input of release instructions to a CPU, the pre-flash starts in the strobe apparatus.例文帳に追加

ＣＰＵにレリーズ指示が入力されるとストロボ装置によってプリ発光が開始される。 - 特許庁

A CPU 31 reads image data from a CF (Compact Flash (R)) card loaded into a slot 11.例文帳に追加

ＣＰＵ３１はスロット１１に装着されるＣＦカードから画像データを読み出す。 - 特許庁

To avoid failure of CPU start by a defect block even when using a NAND type flash memory for the purpose of driving a CPU.例文帳に追加

ＣＰＵ駆動用としてＮＡＮＤ型フラッシュメモリを用いた場合でも不良ブロックによるＣＰＵ起動の不具合を回避する。 - 特許庁

The CPU 1, the flash memory A2, and the flash memory B3 are connected to each other by 8-bit bus width respectively and, for example, the flash memory B3 is rewritten by the execution of the rewriting program B21 in the flash memory A2.例文帳に追加

ＣＰＵ１とフラッシュメモリＡ２とフラッシュメモリＢ３は、８ビットバス幅でそれぞれ接続されており、例えばフラッシュメモリＡ２内の書き換えプログラムＢ２１の実行により、フラッシュメモリＢ３の書き換えを実行する。 - 特許庁

When the insertion of a flash memory card in a flash memory card I/F is detected by a CPU 502, the content of the flash memory card is read by the CPU 502 and stored in an SDRAM 505 to renew the content of each set item.例文帳に追加

そして、フラッシュメモリカードのフラッシュメモリカードＩ／Ｆ５３３への挿入がＣＰＵ５０２により検出されると、ＣＰＵ５０２によりこのフラッシュメモリカードの内容を読み出し、ＳＤＲＡＭ５０５に記憶して各設定項目の内容を更新させる。 - 特許庁

The CPU 10 erases the data for each of the set erasure regions of the flash ROM 20.例文帳に追加

ＣＰＵ１０は、フラッシュＲＯＭ２０の設定された消去領域毎にデータの消去を行う。 - 特許庁

A CPU 111 updates the contents of a flash memory 112 through the use of the developed update file.例文帳に追加

ＣＰＵ１１１は、展開された更新ファイルを用いて、フラッシュメモリ１１２の内容を更新する。 - 特許庁

This image pickup device is provided with an electronic flash device 21, an AGC circuit 33, a nonvolatile memory 22 and a CPU 12.例文帳に追加

ストロボ装置２１と、ＡＧＣ回路３３と、不揮発性メモリ２２と、ＣＰＵ１２を設ける。 - 特許庁

The CPU 9 reads from a flash memory 10 a measured voltage matching the position detection data.例文帳に追加

そしてＣＰＵ９は、位置検出データに応じた測定電圧値をフラッシュメモリ１０から読み出す。 - 特許庁

The CPU 9 records the received image data in a flash memory 12, or the like (step S7).例文帳に追加

そして、ＣＰＵ９は、該送られてきた画像データをフラッシュメモリ１２などに記録する（ステップＳ７）。 - 特許庁

The CPU 10 determines the f number and a shutter speed so that the flash reaches a predetermined distance.例文帳に追加

ＣＰＵ１０は、所定の距離にフラッシュが到達するように絞り値とシャッタースピードを決定する。 - 特許庁

The management device 10 is provided with an auxiliary memory(FLASH memory) and a main memory(DRAM) and a CPU.例文帳に追加

管理装置１０は、補助メモリ（ＦＬＡＳＨメモリ）とメインメモリ（ＤＲＡＭ）とＣＰＵとを有する。 - 特許庁

If there is not abnormality in data comparison between them, a CPU 4c determines that the flash memory is normal.例文帳に追加

これらのデータ比較に異常がなければ、ＣＰＵ４ｃはフラッシュメモリ２が正常と判断する。 - 特許庁

A monitoring recording device 56 includes: a CPU 1; a flash memory 2; a RAM 3; and an activity ratio counting part 16 which counts activity ratio of the CPU 1.例文帳に追加

監視記録装置５６は、ＣＰＵ１と、フラッシュメモリ２と、ＲＡＭ３と、ＣＰＵ１の使用率を計数する使用率計数部１６とを備える。 - 特許庁

The flash memory rewrite circuit 1 stores in the RAM 12 the data of specified bytes to be rewritten by an instruction for rewrite of the flash memory 14 from the CPU 11.例文帳に追加

フラッシュメモリ書き替え回路１は、ＣＰＵ１１からのフラッシュメモリ１４の書き替え命令により、書き替える指定バイトのデータをＲＡＭ１２に保存する。 - 特許庁

A CPU 11 executes a program stored in a flash ROM 14 to control the equipment.例文帳に追加

ＣＰＵ１１がフラッシュＲＯＭ１４に格納されたプログラムを実行することにより機器を制御する。 - 特許庁

To avoide wrong fault detection of inter-CPU data communication at the time of the rewriting of a flash ROM.例文帳に追加

フラッシュＲＯＭ書き換え時におけるＣＰＵ間データ通信の誤った故障検知を回避する。 - 特許庁

Further, data updated on the RAM by the CPU are transferred to the flash ROM again (step S134).例文帳に追加

さらに、ＣＰＵ２がＲＡＭ４上で更新したデータをフラッシュＲＯＭ１２に再転送する（ステップＳ１３４）。 - 特許庁

The projection quantity of the xenon tube 53 is controlled by a CPU 10 through a flash circuit 26.例文帳に追加

このキセノン管５３の投光量は、フラッシュ回路２６を介してＣＰＵ１０によって制御される。 - 特許庁

The CPU 10 temporarily stores recording data relating to the write operation into a flash memory 10.例文帳に追加

ＣＰＵ１０は、当該ライト動作に関係する記録データをフラッシュメモリ１１０に一時的に記憶する。 - 特許庁

A CPU 11 specifies light-emitting time of a flash, in a state of maintaining shutter speed and diaphragm value specified, when the flash is not made to emit light, based on brightness measured by making the flash preliminarily emit light.例文帳に追加

ＣＰＵ１１は、フラッシュを予備発光させて測定された明るさに基づいて、フラッシュを発光させない場合において特定したシャッター速度と絞り値を維持した状態で、フラッシュの発光時間を特定する。 - 特許庁

Then, the CPU 30 stores a wrap content encryption key obtained by wrapping the content encryption key with the secret key in a flash ROM 32.例文帳に追加

そして、CPU３０は、コンテンツ暗号鍵を秘密鍵でラップしたラップコンテンツ暗号鍵をフラッシュROM３２に格納する。 - 特許庁

An ECU 10 is provided with a power supply circuit 11, a CPU 12 and a flash ROM 13 as main structure.例文帳に追加

ＥＣＵ１０は主要な構成として、電源回路１１、ＣＰＵ１２及びフラッシュＲＯＭ１３を備える。 - 特許庁

In setting a firmware update mode, a CPU 8 updates firmware stored in a flash memory 9.例文帳に追加

ファームウェア更新モード設定時において、ＣＰＵ８はフラッシュメモリ９に格納するファームウェア更新処理を行う。 - 特許庁

The CPU 4 rewrites the modulus stored on the flash ROM 12 when a designated condition is met.例文帳に追加

ＣＰＵ４は、所定の条件が成立した場合に、フラッシュＲＯＭ１２に記憶されている係数を書き換える。 - 特許庁

Then, the CPU 5 develops the main program of the NAND type flash memory 2 to a main RAM 4, and carries out the developed program.例文帳に追加

そして、ＣＰＵ５は、ＮＡＮＤ型フラッシュメモリ２のメインプログラムをメインＲＡＭ４に展開して実行する。 - 特許庁

The CPU 12 sets a plurality of conditions for erasing or writing information on the flash memory 14.例文帳に追加

ＣＰＵ１２はフラッシュメモリ１４上の情報の消去または書込のための複数の条件を設定する。 - 特許庁

Furthermore, the CPU specifies the flash memory being the installation destination of the differential package from the package information, and calculates an update processing time in installing the differential package in the flash memory.例文帳に追加

更にパッケージ情報から差分パッケージのインストール先となるフラッシュメモリを特定し、差分パッケージを該フラッシュメモリにインストールする際のアップデート処理時間を算出する。 - 特許庁

An inspection processing on the poor mounting of the flash ROM on the substrate is executed by a CPU in an image forming apparatus for mounting the flash ROM on the substrate.例文帳に追加

フラッシュＲＯＭを基板上に実装する画像形成装置であって、前記フラッシュＲＯＭの基板への装着不良の検査処理をＣＰＵが実行する。 - 特許庁

After the block of a flash ROM to update data by a CPU is designated, the data on the flash ROM are transferred to a RAM and saved (step S131).例文帳に追加

ＣＰＵ２がデータ更新するフラッシュＲＯＭ１２のブロックを指定した上で、フラッシュＲＯＭ１２のデータをＲＡＭ４にデータ転送して、退避させる（ステップＳ１３１）。 - 特許庁

This information processor 1 is provided with: the flash ROM 20 having a plurality of sectors; and a CPU 10 for erasing data included in the predetermined region of the flash ROM 20.例文帳に追加

情報処理装置１は、複数のセクタを有するフラッシュＲＯＭ２０と、フラッシュＲＯＭ２０の所定の領域に含まれるデータの消去を行うＣＰＵ１０と、を備える。 - 特許庁

The program execution device has a CPU, a flash memory for storing a program, a rewrite control circuit for detecting that a command for rewriting the flash memory is being transmitted from the CPU to the flash memory, and an interrupt control circuit for suppressing transmission of an interrupt signal received from the outside to the CPU, while the command is being transmitted.例文帳に追加

プログラム実行装置は、ＣＰＵとプログラムを格納するフラッシュメモリとを有しており、ＣＰＵからフラッシュメモリを書き換えるコマンドをフラッシュメモリに伝達していることを検知する書換制御回路と、コマンドを伝達している間は、外部から受信した割込信号をＣＰＵに伝達することを抑止する割込制御回路を備える。 - 特許庁

The control apparatus comprises: a control circuit 100 including a CPU 10, a CPU 20 having a flash memory 22 storing a first program with which the CPU 10 operates; and a ROM 33 storing a second program for causing the CPU 10 to read the first program.例文帳に追加

制御回路１００は、ＣＰＵ１０と、ＣＰＵ１０で動作させる第１のプログラムを記憶するフラッシュメモリ２２を有するＣＰＵ２０と、第１のプログラムをＣＰＵ１０に読み込ませる第２のプログラムを記憶するＲＯＭ３３とを有している。 - 特許庁

A CPU 3 makes it possible to read internal flash information out of the internal flash memory 5 from the debugging tool 2 through a JTAG interface 11, rewrite data based upon the internal flash information are inputted from the debugging tool 2 through the JTAG interface 11, and further the CPU 3 rewrites the rewrite data to the internal flash memory 5 according to a rewriting program stored in the internal flash memory 5.例文帳に追加

ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された内蔵フラッシュ情報をＪＴＡＧインタフェース１１を介してデバッグツール２から読み出し可能にし、デバッグツール２からその内蔵フラッシュ情報に基づいた書き換みデータをＪＴＡＧインタフェース１１を介して入力して、さらに、ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された書き換えプログラムに基づいて書き換みデータを内蔵フラッシュメモリ５に書き換える。 - 特許庁

The CPU 10 has a function to update the initial learning value of the flash memory 11A by the present initial learning value when the CPU 10 makes decision that the initial learning value is inadequate.例文帳に追加

また、ＣＰＵ１０は、初期学習値が不適正であると判定した場合には、現在の学習値でフラッシュメモリ１１Ａの初期学習値を更新する機能を有する。 - 特許庁