「cpu flash」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Then, user data 22 of the NAND type flash memory 13 are copied to a DRAM, and a main program is executed by the main CPU.例文帳に追加

そして、ＮＡＮＤ型フラッシュメモリ１３のユーザデータ２２をＤＲＡＭへコピーして、メインＣＰＵがメインプログラムを実行する。 - 特許庁

The print data conversion software operates on a CPU and converts image data memorized in a flash memory 26 to the print data.例文帳に追加

プリントデータ変換ソフトはＣＰＵ２０上で動作し、フラッシュメモリ２６に記憶されている画像データをプリントデータに変換する。 - 特許庁

The first CPU reads out data from a flash memory and writes it to the first and second nonvolatile memories simultaneously.例文帳に追加

ＣＰＵ１は、ＦＬＡＳＨメモリからデータを読み出して、揮発性メモリ１と揮発性メモリ２に同時に書き込みを行う。 - 特許庁

In data transfer from an RAM to a flash memory, the parameters of Src_ad, Des_ad, Trf_size, ExSrc_ad, ExTrf_size and Loop_count are set from a CPU to a DMA controller.例文帳に追加

ＲＡＭからフラッシュメモリへのデータ転送では、ＣＰＵからＤＭＡコントローラに対して、Src_ad、Des_ad、Trf_size、ExSrc_ad、ExTrf_size、Loop_countのパラメータをセットする。 - 特許庁

This device is provided with a first CPU 2 for controlling a device to be controlled, a flash ROM 3 for storing an arithmetic processing procedure for this arithmetic processing part, and a second CPU 4 for monitoring the operation of the first CPU 2.例文帳に追加

被制御装置を制御するための第１のＣＰＵ２と、この演算処理部の演算処理手順を記憶したフラッシュＲＯＭ３と、第１のＣＰＵ２の動作を監視する第２のＣＰＵ４とを備える。 - 特許庁

These method and device have a step in which a CPU of a CPU card connected with a plurality of DSP cards via a VME bus selects a DSP card based on information on the DSP card having the flash ROM which receives and updates from a remote terminal linked to the CPU; and a step to update the flash ROM of the DSP card from which the CPU is selected.例文帳に追加

複数のＤＳＰカードとＶＭＥバスを介して接続するＣＰＵカードのＣＰＵが、ＣＰＵと接続する遠隔端末から受信した更新するフラッシュＲＯＭを有するＤＳＰカードの情報に基づいてＤＳＰカードを選択するステップと；ＣＰＵが選択されたＤＳＰカードのフラッシュＲＯＭを更新するステップと；を有する。 - 特許庁

A code B0 is read from a storage part 110 of a NAND flash memory 100 to a buffer part 120 randomly accessible from a CPU 200, the buffer part being provided in the flash memory 100.例文帳に追加

ＮＡＮＤ型フラッシュ・メモリ１００のストレージ部１１０から、このフラッシュ・メモリ１００に設けられＣＰＵ２００からランダムアクセス可能なバッファ部１２０に、コードＢ０を読み込む。 - 特許庁

Then, the CPU 1 executes overwrite processing of reading stored data from the flash memory 2, storing them in the RAM 3, and then writing them back from the RAM 3 to the original address of the flash memory 2 again.例文帳に追加

そして、ＣＰＵ１、フラッシュメモリ２から記憶データを読み出してＲＡＭ３に記憶した後、再びＲＡＭ３からフラッシュメモリ２の元アドレスに書き戻す上書き処理を実行する。 - 特許庁

The CPU 1 performs overwrite processing for reading stored data from the flash memory 2 to be stored in the RAM 3, and after that, writing the stored data from the RAM 3 back to an original address of the flash memory 2 again.例文帳に追加

ＣＰＵ１は、フラッシュメモリ２から記憶データを読み出してＲＡＭ３に記憶した後、再びＲＡＭ３からフラッシュメモリ２の元アドレスに書き戻す上書き処理を行う。 - 特許庁

Then, the initialization of the system including a CPU 41 and the initialization of a flash memory 2 and a DRAM 3 is carried out, and the main program code stored in the flash memory 2 is transferred to the DRAM 3.例文帳に追加

そして、ＣＰＵ４１を含むシステムの初期化、フラッシュメモリ２及びＤＲＡＭ３の初期化が行われ、フラッシュメモリ２に格納されているメインプログラムコードがＤＲＡＭ３に転送される。 - 特許庁

The flash memory system is provided with a connector 1 for connection, a CPU 2, two flash memories 3 and 4, a buffer memory 5, two memories 6 and 7 for logical/physical address conversion, and an ECC circuit 8.例文帳に追加

フラッシュメモリシステムには、接続用コネクタ１と、ＣＰＵ２と、２つのフラッシュメモリ３、４と、バッファメモリ５と、２つの論理／物理アドレス変換用メモリ６、７と、ＥＣＣ回路８とが設けられている。 - 特許庁

To provide a memory controller and a control method which do not stop the operation of a CPU even in the time when writing back to a flash memory is being processed in a device which has a single flash memory.例文帳に追加

フラッシュメモリを１個有する装置においてフラッシュメモリへの書き戻し処理中であっても、ＣＰＵの動作をストップさせることがないメモリ制御装置及び制御方法の提供。 - 特許庁

When an operator loads the flash card 5 the contents of which are desired to be checked on the facsimile equipment, a CPU 1 discriminates a kind of data by checking a prescribed address of the mounted flash card (S20).例文帳に追加

オペレータが内容を調べたいフラッシュカード５をファクシミリ装置に装着すると、ＣＰＵ１は、装着されたフラッシュカードの所定のアドレスを調べ、データの種類を判別する（Ｓ２０）。 - 特許庁

A CPU 24 then reads the G signal from the video frame memory 25 via the video signal processing block 23, separately extracts the flash memory write data and writes them into a flash memory 26.例文帳に追加

その後、ＣＰＵ２４が映像信号処理ブロック２３を介して映像用フレームメモリ２５からＧ信号を読み出して、フラッシュメモリ書込みデータを分離抽出してフラッシュメモリ２６に書き込む。 - 特許庁

To rewrite a desired flash memory without increasing the number of signal lines between respective serial input/output unit (SIO) and a program rewriting device, even in a device using plural CPU and flash memories corresponding to each CPU.例文帳に追加

複数のＣＰＵとそれぞれのＣＰＵに対応したフラッシュメモリを使用した装置においても、それぞれのシリアル入出力ユニット（ＳＩＯ）とプログラム書き換え装置の間での信号線数を増やすことなく、所望のフラッシュメモリを書き換えること。 - 特許庁

When a head CPU 19a decides the necessity of a flash light on the basis of a photometry value obtained by allowing an integration circuit 16a to carry out AE processing, the head CPU 19a controls the TG 18a to supply a flash start signal to the flash light control section 120b through the exclusive line 1A.例文帳に追加

ヘッドＣＰＵ１９ａが積算回路１６ａにＡＥ処理を行なわせて得た測光値により閃光発光が必要であると判定した場合には、ＴＧ１８ａを制御してＴＧ１８ａからその専用線１Ａを通して閃光制御部１２０ｂに発光開始信号を供給させる。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁

A control circuit of a switch 10 comprises a fail-safe CPU 13 and a non-rewritable non-volatile flash memory 15.例文帳に追加

転てつ機１０の制御回路をフェールセーフＣＰＵ１３と、書き換え可能な不揮発のフラッシュメモリ１５とを用いて構成する。 - 特許庁

Also, a CPU is brought into wired OR connection with a configuration control section via a buffer, thereby controlling access to the flash memory.例文帳に追加

また、ＣＰＵとコンフィグレーション制御部とがバッファを介してワイアードＯＲ接続になることで、フラッシュメモリへのアクセスを制御する。 - 特許庁

The host CPU 2 executes a rewriting algorithm to the flash ROM 22 so that writing in all address regions can be attained.例文帳に追加

ホストＣＰＵ２はフラッシュＲＯＭ２２に対して書換えアルゴリズムを実行して全てのアドレス領域に対して書き込みを行う。 - 特許庁

In this microcomputer, a CPU, an I/O port, the flash memory and a random access memory are constituted in a single semiconductor chip.例文帳に追加

本発明のマイクロコンピュータは、ＣＰＵとＩ／Ｏポートとフラッシュメモリとランダムアクセスメモリとを単一の半導体チップに構成される。 - 特許庁

The camera module 6, the CPU 8, the display driver 10 and a flash memory 11 are mutually connected via a data line 12.例文帳に追加

また、カメラモジュール６、ＣＰＵ８、表示ドライバ１０、及びフラッシュメモリ１１は、データライン１２を介して相互に接続されている。 - 特許庁

This information processor 10 is equipped with a CPU 1, a RAM 2, an address decoder 3, a flash memory 4, and a masked ROM 5.例文帳に追加

本発明の情報処理装置１０は、ＣＰＵ１と、ＲＡＭ２と、アドレスデコーダ３と、フラッシュメモリ４と、マスクＲＯＭ５と、を備える。 - 特許庁

The electronic apparatus includes a CPU, a flash memory, a display 105 for displaying images, and a sensor for detecting pressing force.例文帳に追加

電子機器は、ＣＰＵと、フラッシュメモリと、画像を表示するためのディスプレイ１０５と、押圧力を検知するためのセンサとを備える。 - 特許庁

The flash ROM 14 has software for materializing a pointing means, and the software is executed by the main CPU 12.例文帳に追加

フラッシュＲＯＭ１４は、ポインティング手段を実現するためのソフトウエアを有し、ソフトウエアはメインＣＰＵ１２によって実行されている。 - 特許庁

A data processor 10 is provided with a CPU 12 and a flash ROM 14, and an outside device 16 can be connected with the data processor 10.例文帳に追加

データ処理装置１０は、ＣＰＵ１２、フラッシュＲＯＭ１４を備えており、外部装置１６が接続可能となっている。 - 特許庁

When a CPU 1 has a runaway and the supply of an access signal (a) is stopped to a WDT 6, a DMA controller 7 separates the CPU 1 from a CPU bus 9 via a gate circuit 5 and then sends the data to a flash memory 4 from a RAM 3.例文帳に追加

ＣＰＵ１が暴走し、ＷＤＴ６へのアクセス信号ａが止まると、ＤＭＡコントローラ７はゲート回路５にてＣＰＵ１をＣＰＵバス９から切り離した後、ＲＡＭ３のデータをフラッシュメモリー４に伝送する。 - 特許庁

When a flash ROM down-load mode from a host CPU 2 to a PCI bus bridge 29 of an extended board 12 is set, a bus release request signal from a CPU bus release request signal generating part 34 of the extended board 12 to a CPU 21 is asserted so that the CPU 21 can release a bus 20, and the bus of a flash ROM 22 can drive a PCI bus bridge 29.例文帳に追加

ホストＣＰＵ２から拡張ボード１２のＰＣＩバスブリッジ２９に対してフラッシュＲＯＭダウンロードモードを設定すると、拡張ボード１２のＣＰＵバス解放要求信号発生部３４からＣＰＵ２１へのバス解放要求信号がアサートされ、ＣＰＵ２１はバス２０を解放してフラッシュＲＯＭ２２のバスはＰＣＩバスブリッジ２９がドライブできるようになる。 - 特許庁

This information processor is provided with a flash ROM (non- volatile memory) 3 to store programs read from a memory card 15 through card interface 5 and a CPU 1 to execute programs stored in the flash ROM 3.例文帳に追加

カードインタフェース５を介して、メモリカード１５から読み出されたプログラムを記憶するフラッシュＲＯＭ（不揮発性メモリ）３と、フラッシュＲＯＭ３に記憶されたプログラムを実行するＣＰＵ１とを備えている。 - 特許庁

A CPU 1 causes a program downloaded from a host device 5 to be written into a flash ROM 2, and causes data indicating that downloading and rewriting of the program is normally complete to be written into the flash ROM 2.例文帳に追加

ＣＰＵ１は、ホスト装置５からダウンロードしたプログラムをフラッシュＲＯＭ２に書き込むとともに、正常にプログラムのダウンロードおよび書き換えが終了した旨のデータをフラッシュＲＯＭ２へ書き込む。 - 特許庁

During recording, a CPU converts music data inputted from a parallel port into serial data and then records even-numbered data into a flash memory 50a and odd-numbered data into a flash memory 50b in a standard format.例文帳に追加

記録時、ＣＰＵはパラレルポートから入力される音楽データをシリアルデータ化した後、偶数番目のデータをフラッシュメモリ５０ａに、奇数番目のデータをフラッシュメモリ５０ｂに標準フォーマットで記録する。 - 特許庁

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

A storage control program stored in a flash memory 101 is executed by a CPU 102 so that board unique information stored in the flash memory 101 can be stored in a non-volatile memory 103 in the same way.例文帳に追加

フラッシュメモリ１０１に記憶された記憶制御プログラムをＣＰＵ１０２が実行することで同じくフラッシュメモリ１０１に記憶されたボード固有情報を不揮発性メモリに１０３に記憶する。 - 特許庁

The CPU 12 judges whether data need to be rewritten to the flash ROM 14 when the IG switch 22 is turned on and writes the same data as the data written in the flash ROM 14 to the flash ROM 14 again when the data need to be rewritten.例文帳に追加

ＣＰＵ１２は、ＩＧスイッチ２２がオンに操作された時にフラッシュＲＯＭ１４のデータ再書き込みの要否を判断し、再書き込み要であれば、フラッシュＲＯＭ１４に書き込まれているデータと同じデータを再度フラッシュＲＯＭ１４に書き込むことを実施する。 - 特許庁

Consequently, a shared memory 5 is arranged at a program reading area where a flash memory 6 is usually arranged on the memory map of a CPU 4.例文帳に追加

その結果、ＣＰＵ４のメモリマップ上、通常時はフラッシュメモリ６が配置されるプログラム読出しエリアに共有メモリ５が配置される。 - 特許庁

After authentication is performed, the engine CPU 12-2 encrypts tracking pattern information taken out from a flash memory 12-1.例文帳に追加

エンジンＣＰＵ１２−２において、認証処理の実行後、フラッシュメモリ１２−１から取り出された追跡パターン情報が暗号化処理される。 - 特許庁

A temperature sensor 60 which detects temperature is provided nearby LEDs 16A of an electronic flash and its temperature detection result is input to a CPU 40.例文帳に追加

フラッシュのＬＥＤ１６Ａ近傍に温度を検出する温度センサ６０を設け、温度検出結果をＣＰＵ４０に入力する。 - 特許庁

Since the writing control part 2 is provided, information stored in the flash memory 3 is not damaged even when the CPU 1 runs away.例文帳に追加

書き込み制御部２を備えているので、ＣＰＵ１が暴走しても、フラッシュメモリ３に記録された情報が破壊されることがない。 - 特許庁

A CPU erases data stored in a flash ROM 14 in response to count-up of either the lost timer part or the emergency timer part.例文帳に追加

ＣＰＵは、ロストタイマ部あるいはエマージェンシタイマ部のいずれかのカウントアップに応じ、フラッシュＲＯＭ１４に格納されたデータを消去する。 - 特許庁

The CPU 1 controls an LCD 14 to display a prescribed pattern based on data read from a flash memory 7.例文帳に追加

ＣＰＵ１は、フラッシュメモリ７から読み出したデータに基づいた所定のパターンの表示をＬＣＤ１４に行なわせるように制御する。 - 特許庁

The CPU 24 encrypts the data supplied from the computer devices 2a, 4a by the encryption engine 25 and writes them into the flash memory 14.例文帳に追加

そして、コンピュータ装置２ａ，４ａから供給されるデータを暗号エンジン２５によって暗号化してフラッシュメモリ１４に書き込む。 - 特許庁

An electronic apparatus 1 includes a CPU, a flash memory, a display 105 and a touch pad 110 including a pressure sensor for detecting pressing force.例文帳に追加

電子機器１は、ＣＰＵと、フラッシュメモリと、ディスプレイ１０５と、押圧力を検知するための圧力センサを含むタッチパッド１１０とを備える。 - 特許庁

Next, data in one block of the flash ROM containing data saved to the RAM are erased by the CPU (step S133).例文帳に追加

次に、ＲＡＭ４に退避したデータが含まれているフラッシュＲＯＭ１２の１ブロック全体のデータをＣＰＵ２が消去する（ステップＳ１３３）。 - 特許庁

To read flash memory data whose reading to the outside is inhibited by an internal CPU without erasing in a microcomputer or the like.例文帳に追加

マイクロコンピュータ等において、外部への読み出しが禁止されたフラッシュメモリのデータを、消去することなく内部のＣＰＵで読み出す。 - 特許庁

In the case of the flash photographing, the CPU 18 sets the lower most imaging sensitivity for properly exposing a person being a main subject to light.例文帳に追加

フラッシュ撮影時において、ＣＰＵ１８は、主要被写体である人物が適正に露光される最低限の撮像感度を設定する。 - 特許庁