「cpu flash」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A display control part 60 of a pachinko machine 10 includes a NAND flash memory 660, a ROM interface 658 and a relay CPU 658 which relays data transmission between the NAND flash memory 660 and the ROM interface 658.例文帳に追加

パチンコ機１０の表示制御部６０は、ＮＡＮＤ型フラッシュメモリ６６０と、ＲＯＭインタフェース６５８と、ＮＡＮＤ型フラッシュメモリ６６０とＲＯＭインタフェース６５８との間のデータ伝送を中継する中継ＣＰＵ６５８とを備える。 - 特許庁

A program starting device is provided with a boot controller 16 so as to perform direct operation from the NAND type flash memory 18 from which internal data can be read only sequentially, and a boot program of the NAND type flash memory 18 previously recorded on the basis of an instruction of the CPU 10 can be read from a start address after resetting the CPU 10.例文帳に追加

内部のデータをシーケンシャルにしか読み出せないＮＡＮＤ型フラッシュメモリ１８からは直接動作させるために、ブートコントローラ１６を設け、ＣＰＵ１０のリセット後の起動アドレスからＣＰＵ１０の命令に基づき予め記録されたＮＡＮＤ型フラッシュメモリ１８のブートプログラムを読み出せるようにする。 - 特許庁

A CPU overwrites the data 151-1 of a page 150 by using WDATA[K] 160 one by one in an order on the basis of a flash memory address stored in a RAM and repeats overwrite processing so as to update the data of the page 150 bit by bit.例文帳に追加

CPUは、RAMに記憶されているフラッシュメモリアドレスに基づいて、ページ１５０のデータ１５１−１にWDATA［K］１６０を１つずつ順番に用いて上書きさせていき、ページ１５０のデータが１ビットずつ更新するように上書き処理を繰り返す。 - 特許庁

In step 1003, the host CPU calculates free space in an NAND-type flash memory and, if the free space is determined to be equal to or less than a preset threshold value in step S1004, then a restoration program is executed in step S1005.例文帳に追加

ステップＳ１００３で、ホストCPUは、NAND型フラッシュメモリの空き容量を算出し、ステップＳ１００４で空き容量が予め設定された閾値以下であると判定された場合、ステップＳ１００５で、修復プログラムが実行される。 - 特許庁

This game machine 10 includes a CPU 40, wherein when a game cartridge 32 is mounted on the game machine 10, the CPU 40 is electrically connected to a flash memory 58 having ROM 56 and two backup areas in the game cartridge 32.例文帳に追加

ゲーム機１０はＣＰＵ４０を含み、ゲーム機１０にゲームカートリッジ３２が装着されると、ＣＰＵ４０は、ゲームカートリッジ３２内のＲＯＭ５６および２つのバックアップ領域を有するフラッシュメモリ５８に電気的に接続される。 - 特許庁

To provide a tone generation apparatus in which waveform data are stored in a NAND-type flash memory, and read out from the flash memory to a waveform memory through a buffer and simultaneously reproduced, lightening load to a CPU, and achieving well-balanced design.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納しておき、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、バランスの良い設計が実現できるようにすること。 - 特許庁

When power is supplied from a main power source 6, a CPU 1 transfers a program in a flash memory 2 to a volatile memory 3, erases the program in the flash memory 2 and afterwards performs the prescribed processing according to the program in the volatile memory 3.例文帳に追加

主電源１から電源が供給されると、ＣＰＵ１はフラッシュメモリ２のプログラムを揮発性メモリ３に転送するとともに、フラッシュメモリ２のプログラムを消去し、以降は揮発性メモリ３のプログラムにしたがって所定の処理を行う。 - 特許庁

To maintain a program operation speed high by solving the problem that a program rewriting life concerning a user program in a flash ROM built in a CPU by validly utilizing a part of high speed access by the flash ROM.例文帳に追加

ＣＰＵに内蔵されたフラッシュＲＯＭでの高速アクセスを一部有効活用しつつ、そのフラッシュＲＯＭにおけるユーザプログラムに関してのプログラム書き換え寿命の課題を解消してプログラム動作速度を高速に維持可能とすること。 - 特許庁

In a semiconductor circuit(MCP) having the flash memory chip 6 and CPU chip 4 mounted on one package, a signature code read out of the flash memory chip 6 and a security resetting data inputted from an outside are compared by a comparison register 4f.例文帳に追加

フラッシュメモリチップ６とＣＰＵチップ４とを１つのパッケージに実装した半導体集積回路（ＭＣＰ）において、フラッシュメモリチップ６から読み出したシグネチャコードと、外部から入力されたセキュリティ解除用データとがコンペアレジスタ４ｆにより比較される。 - 特許庁

And when the facsimile equipment is started by a program of a main body flash ROM 2, the CPU 1 reads a prescribed piece of data of the flash card 5 and displays whether it is a main body program or SRAM data or unknown data on a display panel 4 (S22).例文帳に追加

そして、ＣＰＵ１は、本体フラッシュＲＯＭ２のプログラムでファクシミリ装置が起動されている場合、フラッシュカード５の所定のデータを読み取り、本体プログラムであるかＳＲＡＭデータであるか不明なデータであるかを表示パネル４に表示する（Ｓ２２）。 - 特許庁

The SW circuit 6 is interposed between the flash RAM 2 and 3 and a CPU 2, and made to select the output destinations of an ROMCS signal 10 and an RD signal 11.例文帳に追加

ＳＷ回路６は、フラッシュＲＯＭ２，３とＣＰＵ２との間に介在させ、ＲＯＭＣＳ信号１０とＲＤ信号１１との出力先を選択させる。 - 特許庁

When the IC card 11 is connected to the image forming device, a sleep signal is generated with a-CD signal and a CPU switches booting for an internal flash memory to the IC card memory.例文帳に追加

画像形成装置にＩＣカード１１を接続すると、−ＣＤ信号によりスリープ信号が生じ、ＣＰＵは内部のフラッシュメモリからＩＣカードメモリにブートを切り替える。 - 特許庁

To provide inexpensive and highly reliable data communication device by using only a cache memory and a Flash ROM incorporated in a CPU without using any external RAM.例文帳に追加

外付けＲＡＭを用いることなく、ＣＰＵに内蔵されているキャッシュメモリとＦｌａｓｈ ＲＯＭのみを用いて、低コストで信頼性の高いデータ通信装置を提供する。 - 特許庁

Therefore, even if the time constant is changed during processing program execution, CPU may calculate the corner deceleration time tc according to the changed time constant t stored in the flash memory.例文帳に追加

故に、ＣＰＵは、加工プログラム実行中に時定数を変更しても、フラッシュメモリに記憶した変更後の時定数ｔに応じてコーナ減速時間ｔｃを算出できる。 - 特許庁

Waveform data stored in an external memory (NAND flash memory or the like) is read out by one page without no interruption to a controller (CPU), and samples can be supplied to the buffer of the waveform memory.例文帳に追加

制御部（ＣＰＵ）への割込み無しで、外部メモリ（ＮＡＮＤ型フラッシュメモリ等）に格納した波形データのページ読出しを行い、波形メモリのバッファにサンプル補充する。 - 特許庁

A CPU at the image control unit side calculates a total check sum over the whole data area of the flash memory, based on the received total data check sum and the total number of data.例文帳に追加

画像制御ユニットのＣＰＵは、受信した総データチェックサムと総データ数とに基づいて、フラッシュメモリのデータ領域全体に亘る総チェックサムを算出する。 - 特許庁

Because the input signal of the second input device 15 is at L-level, a second CPU operating program in the external memory 16 is written in a second flash memory 13 (S13).例文帳に追加

第２入力デバイス１５の入力信号はＬレベルとなっているため、外部メモリ１６内の第２ＣＰＵ動作プログラムを第２フラッシュメモリ１３に書き込む（Ｓ１３）。 - 特許庁

A CPU 13 reads shipment destination information from a CGROM 22 and compares shipment destination information of a program stored in a flash ROM 17 with the shipment information in the CGROM 22.例文帳に追加

ＣＰＵ１３はＣＧＲＯＭ２２から仕向け情報を読み込み、フラッシュＲＯＭ１７に記憶されたプログラムの仕向け情報と、ＣＧＲＯＭ２２の仕向け情報とを比較する。 - 特許庁

When reproduction of the content ends, the CPU determines whether a vote history associated with corresponding video ID is stored in a flash memory or not (step S204).例文帳に追加

コンテンツの再生が終了すると、ＣＰＵは、対応する動画ＩＤに対応付けられた投票履歴がフラッシュメモリに保存されているか否かを判断する（ステップＳ２０４）。 - 特許庁

To provide an electronic control device capable of guaranteeing the quality of data stored in a non-volatile memory when a CPU rewrites data stored in a flash memory.例文帳に追加

ＣＰＵがフラッシュメモリに記憶されたデータ書き換えを行う際には、不揮発性メモリに記憶されたデータの品質を保証することができる電子制御装置を提供すること。 - 特許庁

The CPU 11a exchanges the program by writing the program sent from the network interface part 12 into a flash memory 11c where a content is previously deleted.例文帳に追加

ＣＰＵ１１ａは、予め内容を消去しておいたフラッシュメモリ１１ｃに、ネットワークインターフェイス部１２から送られたプログラムを書き込むことで、プログラムの入れ替えを行う。 - 特許庁

To prevent by means of hardware the content of a flash memory such as programs and instrument parameters from being damaged by runaway of a CPU.例文帳に追加

プログラムや装置パラメータを格納したフラッシュメモリ等の内容がＣＰＵの暴走によって破壊されるのをハードウェア的に防止することのできる計測装置を提供すること。 - 特許庁

In this case, a CPU 410 generates program incidental information from contents of a PMT (program map table) or the like wherein control information of programs is described and records it in a flash ROM 411.例文帳に追加

この際、ＣＰＵ４１０は、番組の制御情報を記載したＰＭＴ等の内容から番組付帯情報を生成し、フラッシュＲＯＭ４１１に記録する。 - 特許庁

The information collection device 1 is equipped with a CPU 201, a monitoring program, a flash ROM 204 with a monitoring object program stored, network I/Fs 205 and 206, and a serial IF 207.例文帳に追加

情報収集装置１は、ＣＰＵ２０１、監視プログラム、監視対象プログラムを格納したフラッシュＲＯＭ２０４、ネットワークＩ／Ｆ２０５、２０６、シリアルＩ／Ｆ２０７を備える。 - 特許庁

When ignition is off, the CPU 12 stores the periodic number and an angle position γ of the rotary member in a flash memory 13 and is switched to the stop mode at which computation and processing are stopped.例文帳に追加

イグニションオフ時は、ＣＰＵ１２は、周期数と回転部材の角度位置γをフラッシュメモリ１３に記憶させて、演算処理を停止するストップモードに切り替わる。 - 特許庁

The CPU 24 supplies a timing signal S5 to a flash control part 14, an imaging control part 15, and element driving parts 102 and 103 of a sensor part 11 to drive the respective parts.例文帳に追加

ＣＰＵ２４は、タイミング信号Ｓｔをフラッシュ制御部１４，撮像制御部１５、センサ部１１の素子駆動部１０２，１０３に供給して、各部を駆動する。 - 特許庁

A communication LSI itself executes decoding by a specified command of the communication to make data hereinafter serve as a writing data for a CPU, and a writing voltage of a flash memory is controlled at the same time.例文帳に追加

通信の特殊コマンドで通信ＬＳＩ自体がこれを解読し以降のデータをＣＰＵの書き込みデータとし同時にフラッシュメモリーの書き込み電圧を制御する。 - 特許庁

This television broadcast receiver includes a digital broadcast receiving unit 19, an analog broadcast receiving unit 20, a CPU 12 and a flash memory 14 having a simultaneous channel table DB 16.例文帳に追加

テレビジョン放送受信装置は、デジタル放送受信部１９と、アナログ放送受信部２０と、ＣＰＵ１２と、サイマルチャンネルテーブルＤＢ１６を有するフラッシュメモリ１４とを具備する。 - 特許庁

A CPU 12 alters automatic actuation setting data 1f of factory shipment-time settings held in a setting data storage part in a ROM 14 (flash ROM) in response to an automatic actuation selecting operation.例文帳に追加

CPU１２は、自動起動選択操作に応じて、ROM１４（フラッシュROM）内の設定データ記憶部に保持された、工場出荷時設定の自動起動設定データ１ｆを変更する。 - 特許庁

Because the input signal of the first input device is at H-level, a first CPU operating program in the external memory 16 is written in a first flash memory 8 (S12).例文帳に追加

第１入力デバイスの入力信号は、Ｈレベルとなっているため、外部メモリ１６内の第１ＣＰＵ動作プログラムを第１フラッシュメモリ８に書き込む（Ｓ１２）。 - 特許庁

That is, it is possible for a CPU 1 to perform processing such as accessing the RAM 6 during the time when the data are being transferred (data writing back) from the rewriting RAM 12 to the flash memory 8.例文帳に追加

即ち、書き換えＲＡＭ１２からフラッシュメモリ８へデータ転送（データ書き戻し）中にＣＰＵ１はＲＡＭ６をアクセスする等の処理を実行することができる。 - 特許庁

When a specific start instruction 31 is inputted, a CPU 2 erases all data of a flash ROM 8 and writes a erasion discriminating code all minimum blocks 82.例文帳に追加

ＣＰＵ２は、特殊起動指示３１が入力された場合には、フラッシュＲＯＭ８のデータを全て消去して、最小ブロック８２全てに消去識別コードを書込む。 - 特許庁

Also, the CPU 2 saves information stored in the DRAM 8 to an NAND type flash memory 6, and performs second resume processing to disconnect the power supply to the DRAM 8.例文帳に追加

また、ＣＰＵ２は、ＤＲＡＭ８に記憶された情報をＮＡＮＤ型フラッシュメモリ６に退避するとともにＤＲＡＭ８への電源供給を切断する第２レジューム処理を行う。 - 特許庁

The CPU copies the updated firmware 70 written in a first area to a non-file system area 52 not capable of being accessed by the user in the flash ROM 26.例文帳に追加

また、ＣＰＵは、第１領域に書き込まれた更新ファームウェア７０を、フラッシュＲＯＭ２６におけるユーザがアクセス不可能な非ファイルシステム領域５２にコピーする。 - 特許庁

Without any interrupt to the CPU, waveform data stored in the NAND-type flash memory are read out in units of page to supply a buffer of a waveform memory with waveform sample data.例文帳に追加

ＣＰＵへの割り込み無しで、ＮＡＮＤ型フラッシュメモリに格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにする。 - 特許庁

Without any interrupt to the CPU, waveform data stored in the NAND-type flash memory are read out in units of page to supply a buffer of a waveform memory with waveform sample data.例文帳に追加

ＣＰＵへの割込み無しで、ＮＡＮＤ型フラッシュメモリに格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにする。 - 特許庁

The CPU 21 of the chip 20 for development fetches instructions from a flash memory 31 in the chip 20 and executes accesses to a RAM 25 and a peripheral circuit 26 in the chip 20.例文帳に追加

開発用チップ２０のＣＰＵ２１は、該チップ２０内のフラッシュメモリ３１から命令をフェッチして実行し、該チップ２０内のＲＡＭ２５および周辺回路２６にアクセスする。 - 特許庁

A CPU 11a writes a program transmitted from the network interface part 12 in a flash memory 11c, whose contents are preliminarily erased for performing the exchange of the program.例文帳に追加

ＣＰＵ１１ａは、予め内容を消去しておいたフラッシュメモリ１１ｃに、ネットワークインターフェイス部１２から送られたプログラムを書き込むことで、プログラムの入れ替えを行う。 - 特許庁

The firmware-on-flash which it is desired to validate is set by means of a parameter sector or the like and loaded to an external RAM 7 and the CPU of control logic 4 executes a process.例文帳に追加

そして、有効にしたいファームオンフラッシュをパラメータセクタなどによって設定し、外部ＲＡＭ７にロードしてコントロールロジック４のＣＰＵが処理を実行する。 - 特許庁

In the case of determining a white balance in the set manual mode, a CPU 21 inhibits the flashing of a flash device 4 and measures the luminance of an object by a photomater 38.例文帳に追加

マニュアルモード設定下でホワイトバランス調整値を決定するとき、ＣＰＵ２１は閃光装置４の発光を禁止して被写体の輝度値を測光装置３８で測定する。 - 特許庁

When a flash memory controller receives access to the storage region of the boot program from a CPU (a step S101), the flash memory controller outputs the read data to the CPU only when deciding that the corresponding block is not defective, from decision based on an ECC in data read from the corresponding page (steps S105, S106) and decision based on block information (step S109).例文帳に追加

フラッシュメモリコントローラは、ＣＰＵからブートプログラムの記憶領域へのアクセスを受けると（ステップＳ１０１）、対応するページから読み出したデータ中のＥＣＣに基づく判定（ステップＳ１０５，Ｓ１０６）と、ブロックインフォメーションに基づく判定（ステップＳ１０９）により、対応するブロックが不良でないと判定した場合のみ、読み出したデータをＣＰＵに出力する。 - 特許庁

Between the CPU 10 and the flash EEPROM 20, an address control circuit 30 to supply a substitute reset vector address to specify storage place of the leading address of a rewrite control program to the flash EEPROM 20 in place of a reset vector address to be outputted from the CPU 10 so as to specify the head of the vector table is interposed.例文帳に追加

ＣＰＵ１０とフラッシュＥＥＰＲＯＭ２０との間に、ベクタテーブルの先頭を指定するようにＣＰＵ１０から出力されるリセットベクタアドレスに代えて、書き換え制御プログラムの先頭アドレスの格納場所を指定する代替リセットベクタアドレスをフラッシュＥＥＰＲＯＭ２０へ供給するためのアドレス制御回路３０を介在させる。 - 特許庁

A first CPU 11 of an image display device 1 writes an object file stored in a semiconductor memory 2 in a first flash ROM 12 or first EEPROM 14 being a designated device or controls a second CPU 31 to write the object file in a second flash ROM 32 or second EEPROM 34 being a designated device.例文帳に追加

画像表示装置１の第１ＣＰＵ１１は、半導体メモリ２に格納されている対象ファイルを指定されたデバイスである第１フラッシュＲＯＭ１２または第１ＥＥＰＲＯＭ１４に書き込むか、または、第２ＣＰＵ３１を制御して、対象ファイルを指定されたデバイスである第２フラッシュＲＯＭ３２または第２ＥＥＰＲＯＭ３４に書き込ませる。 - 特許庁

A digital disk image recording apparatus 3 is provided with a CPU 5, storage unit (ROM 11) for programs executed by the CPU 5 and data referred to by the CPU 5, network connecting means 8, storage means (e.g. ROM 11) for storing a fixed IP address, and flash memory 2 for storing an changeable IP address.例文帳に追加

ディジタルディスク画像記録装置３に、ＣＰＵ５と、ＣＰＵ５が実行するプログラム及びＣＰＵ５が参照するデータを記憶する記憶部（ＲＯＭ１１）と、ネットワーク接続手段８と、固定ＩＰアドレスを記憶する記憶手段（例えばＲＯＭ１１）と、変更可能なＩＰアドレスを記憶するフラッシュメモリ２と、を具備させる。 - 特許庁

When the interval photographing is instructed to a main CPU 32 in a demonstration mode, the main CPU 32 uses demonstration images that are prepared in a flash memory 34 and temporally related to each other to execute a simulated interval photographing whose time interval is reduced more than the actual photographing interval.例文帳に追加

メインＣＰＵ３２は、デモモード時にインターバル撮影が指示されると、フラッシュメモリ３４に用意された時間的に関連する複数のデモ用画像を使用して、実際の撮影間隔より短縮した時間間隔で疑似インターバル撮影を実行する。 - 特許庁