「data array」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

In parallel to the writing to the SDRAM 20, the contents data in the SDRAM 20 are transferred to a decoder 21 under the control of a gate array 18.例文帳に追加

ＳＤＲＡＭ２０への書き込み並行して、ゲートアレイ１８の制御によって、ＳＤＲＡＭ２０内のコンテンツデータがデコーダ２１へ転送される。 - 特許庁

Read data read from a memory cell array 15 by a read command in a normal operation mode are readable from an external terminal 10.例文帳に追加

通常動作モードにおいてリードコマンドによってメモリセルアレイ１５から読み出されたリードデータが外部端子１０から読み出し可能とされる。 - 特許庁

CORRECTING MULTIPLE BLOCK DATA LOSS IN A STORAGE ARRAY USING A COMBINATION OF A SINGLE DIAGONAL PARITY GROUP AND MULTIPLE ROW PARITY GROUPS例文帳に追加

１つの対角パリティグループと複数の行パリティグループとの組み合わせを用いたストレージアレイにおける複数ブロックデータ損失の訂正 - 特許庁

A plurality of stripe groups S1-S4 for distributing and storing data are assigned to disk devices DISK #1-#3 comprising a disk array 13.例文帳に追加

ディスクアレイ１３を構成するディスク装置ＤＩＳＫ＃１〜＃３には、データを分散して格納するために複数のストライプグループＳ１〜Ｓ４が割り当てられる。 - 特許庁

A plurality of organic EL rods 10 are arranged side by side to extend in the Y direction, to form an EL rod array 10L (data electrode 18).例文帳に追加

その有機ＥＬ棒１０を、Ｙ方向に向かって延設されるように列設してＥＬ棒列１０Ｌ（データ電極１８）を形成した。 - 特許庁

When image data is received from a camera device 2, the directivity of the phased array antenna 30 is matched with the stored direction of the camera device 2.例文帳に追加

カメラ装置２から画像データを受信する際には、記憶したカメラ装置２の方向にフェーズドアレイアンテナ３０の指向性を合わせる。 - 特許庁

The system (100) makes sharing of the cache data array at a high order level among the plurality of processors possible as shortening cache waiting time.例文帳に追加

システム(100)は、キャッシュ待ち時間を短縮しつつ、上位レベルのキャッシュデータアレイを複数のプロセッサ間で共有することを可能にする。 - 特許庁

Gradation data for an n-th light emitting point of a self scanning type light emitting element array is sent from an image memory 22 to a multiplier 25.例文帳に追加

画像メモリ２２から、自己走査型発光素子アレイのｎ番目の発光点に対する階調データが、乗算器２５に送られてくる。 - 特許庁

The disk array device 12 detects link-down with the data controller 11, and autonomously executes shut-down processing relating to itself.例文帳に追加

ディスクアレイ装置１２は、データ制御装置１１とのリンクダウンを検出することにより、自主的に自身に係るシャットダウン処理を実行する。 - 特許庁

The register file architecture of a general digital signal processor(DSP) supports array independent SIMD(single instruction/multiple data processing) operation.例文帳に追加

汎用ディジタル信号プロセッサ（ＤＳＰ）のレジスタファイルアーキテクチャは、配列独立ＳＩＭＤ（単一命令／複数データ処理）演算をサポートする。 - 特許庁

To provide a method for embedding a watermark signal that contains message data in a digital image represented as a two-dimensional array of pixel values.例文帳に追加

ピクセル値の二次元アレイとして表されたデジタル画像にメッセージ・データを含む透かし信号を埋め込む方法を提供すること。 - 特許庁

To provide a data storing system that does not delay in access performance of a master volume in a snapshot operation of a disk array subsystem.例文帳に追加

ディスクアレイ・サブシステムのスナップショット動作において、マスタ・ボリュームのアクセス性能遅延を発生させないデータ格納システムを提供する。 - 特許庁

A row of data to be inserted or updated is passed to the insert or update method as an associative array in which the keys are column names.Inserting Rows例文帳に追加

行を追加したり更新したりする場合は、insert メソッドや updateメソッドに連想配列を渡します。 この配列のキーがカラム名となります。 - PEAR

To provide an image memory, an image memory system, and a memory controller capable of efficiently accessing a rectangular area of two-dimensional array data.例文帳に追加

二次元配列データの矩形領域へのアクセスを効率的に行うことができる画像メモリ，画像メモリシステム，メモリコントローラを提供する。 - 特許庁

A first datapath section 520 converts data defining a required dose pattern into a stream of setpoint data defining a desired sequence of setpoints for an array of individually controllable elements.例文帳に追加

第１のデータパスセクション５２０は、要求される線量パターンを規定するデータを、個別制御可能素子アレイ用の一連の設定点を規定する設定点データストリームへと変換する。 - 特許庁

Local data buses LIOi0-LIOin are installed in accordance with sub-arrays MB#i0-MB#in and a spare local data bus SIOi (i=0-m) is installed in accordance with a spare array SP#i.例文帳に追加

各グローバルデータバスＮＧＩＯ１〜ＮＧＩＯｎは両側に配置されるサブアレイに対応するローカルデータバスＬＩＯのいずれかと接続回路ＢＳＧ＃によって選択的に接続される。 - 特許庁

In short, at the time of read-out, the memory array operates at the low frequency being one-eighth of the data output frequency and at the time of write-in, it performs an operation such as to writing data for every clock.例文帳に追加

つまり読出時は、メモリアレイがデータ出力周波数の８分の１の低い周波数で動作し、書込時は毎クロックごとにデータを書込むという動作が行なわれる。 - 特許庁

This integrated-circuit memory device is provided with a memory cell array, a plurality of data input-output pins, and a plurality of input-output circuits coupled to respective data input-output pins.例文帳に追加

メモリセルアレイ、複数のデータ入出力ピン、及びそれぞれのデータ入出力ピンとそれぞれ結合された複数の入出力回路を備える集積回路メモリ装置である。 - 特許庁

Embodiments of the invention include a data transfer mode, referred to as register read command/operation, which resembles in timing and operation a read command/operation directed to data stored in a DRAM array.例文帳に追加

ＤＲＡＭ配列に記憶されているデータに対して指示される読み出しコマンド／動作と同等のタイミングおよび動作をするレジスタ読み出しコマンド／動作と呼ばれるデータ転送モードを有する。 - 特許庁

The multi-port memory architecture is provided with a memory array, a plurality of ports configured to receive/transmit data, and a plurality of port buffers each of which performs transmitting/receiving data for one or more of the ports.例文帳に追加

メモリアレイと、データを受信／送信するように構成された複数のポートと、それぞれがポートの一つ以上との間でデータの送信／受信を行う複数のポートバッファとを備える。 - 特許庁

A memory array 16 outputs fail data stored in the address of memory units A-D when an address is inputted or writes inputted fail data in the address of the memory units A-D.例文帳に追加

メモリアレイ１６は、アドレスが入力されると、メモリユニットＡ〜Ｄの該アドレスに記憶されているフェイルデータを出力するか、または、入力されたフェイルデータをメモリユニットＡ〜Ｄの該アドレスに書き込む。 - 特許庁

To automatically array data in the order of individually held recording dates, when the data saved by a plurality of devices of different saving forms or formats are recorded/reproduced.例文帳に追加

保存形態の異なる複数の機器やフォーマットで保存されているデータを記録再生する場合に、それぞれ個別に保持している記録日時順に自動的に並べることを可能とする。 - 特許庁

When a cache access from a drawing means 10 to a cache system 20 has been generated, an image data control part 22-1 makes a hit/miss judgement on specific data in a cache array 21.例文帳に追加

描画処理手段１０からキャッシュシステム２０へのキャッシュアクセスが発生すると、画像データ制御部２２−１において、キャッシュアレイ２１における所定データのヒット・ミスの判定が行われる。 - 特許庁

To provide a self-scanning type light-emitting element array capable of multiplexing data for light emission of a plurality of chips in chronological order and writing the data into the chips by a small number of conductors.例文帳に追加

複数個のチップの発光のためのデータを時系列的に多重化でき、少ない配線数でデータのチップへの書き込みができる自己走査型発光素子アレイを提供する。 - 特許庁

To enable a disk array device (RAID) to recover important data, even in the event of the multiple failures of a physical disk by enhancing a protection level only for the important data without increasing physical disks.例文帳に追加

ディスクアレイ装置（ＲＡＩＤ）において、物理ディスクを増やさずに重要なデータだけを保護レベルを高くし、物理ディスクが多重障害になっても重要なデータを復旧できること。 - 特許庁

A memory cell array 1 includes an area having first memory cells holding N bit data, and an area having second memory cells holding M bit (M is a natural number below N) data.例文帳に追加

メモリセルアレイ１は、Ｎビットのデータを保持する第１のメモリセルを有する領域と、Ｍビット（ＭはＮ未満の自然数）のデータを保持する第２のメモリセルを有する領域を含む。 - 特許庁

To generate component data capable of generating the component data surely and correctly even with respect to an electronic component having a complicated electrode array, and permitting the highly accurate recognition or positioning of a component.例文帳に追加

複雑な電極配列をもつ電子部品でも、確実にしかも正確に部品データを作成することができ、高精度の部品認識や部品の位置決めが可能な部品データを作成する。 - 特許庁

Since only the data of a pixel array for forming dots by the dot forming elements is required to be converted with high resolution, a large memory capacity is not required for converting the data with high resolution.例文帳に追加

高解像度に変換するデータは、ドット形成要素でドットを形成しようとする画素列のデータだけで良いので、高解像度に変換しても多くのメモリが必要になることはない。 - 特許庁

Time information required for data transfer and degenerate instruction information is transmitted from an array control circuit Via an operating state control bus 140 to a data delay controlling means 5.例文帳に追加

データ遅延制御手段５には運用状態制御バス１４０を介してアレイ制御回路２からデータ転送にかかった時間情報及び縮退指示情報が伝達される。 - 特許庁

A memory array 1 comprises a plurality of memory segments 11 corresponding to respective addresses and each memory segment 11 is connected with a data multiplexer 12 through a first data bus DQn (n=1,..., 4).例文帳に追加

メモリアレイ１は各アドレスに対応した複数のメモリセグメント１１を備え、各メモリセグメント１１とデータバスマルチプレクサ１２とは第１のデータバスＤＱｎ（ｎ＝１〜４）によって接続されている。 - 特許庁

Proper material position data Ti is generated from a current material position data Gi for grasping which position of shelves material is stored, what kind of material it is, and what the array is like.例文帳に追加

棚の何処の位置にどういう材料がどのような配列で収納されているかを把握するための現在材料位置データＧｉから適正材料位置データＴｉを生成する。 - 特許庁

Data pre-fetched 2 bits from a memory array and transmitted to an amplifier circuit 154 by a data bus is ordered in accordance with the least significant bit of a column address being a start address externally given.例文帳に追加

メモリアレイから２ビットプリフェッチされデータバスによって増幅回路１５４に伝達されたデータは外部から与えられるスタートアドレスであるコラムアドレスの最下位ビットに応じて順序づけされる。 - 特許庁

A data voltage applying circuit 15 connected inside a display image forming region 11, a data-selecting circuit 16, a gate selecting circuit 17, and an anode driver are formed on the drive circuit array substrate.例文帳に追加

表示画素形成領域１１に接続されたデータ電圧印加回路１５、データ選択回路１６、ゲート選択回路１７、アノードドライバを駆動回路アレイ基板上に形成する。 - 特許庁

An address register 3 extracts address information from the input data signal 8 by an address active signal 10 and a clock signal 7, and converts it to parallel data and supplies it to a memory array 5.例文帳に追加

アドレスレジスタ３はアドレスアクティブ信号１０とクロック信号７とにより，入力データ信号８からアドレス情報を抽出し，パラレルデータに変換してメモリアレイ５に供給する。 - 特許庁

The array block includes a plurality of data lines forming the I/O line and a cross part, the plurality of peripheral circuits include a plurality of multiplexers transmitting a signal on the I/O line to the data line.例文帳に追加

アレイブロックは、Ｉ/Ｏラインと交差部を形成する複数のデータ線を含み、複数の周辺装置は、Ｉ/Ｏライン上の信号をデータ線へ送信する複数のマルチプレクサを含む。 - 特許庁

These registers are interconnected through internal data bus lines (GIO0-GIOn;GIO0-GIO127;SGIO0-SGIOn) to be used for internal data transfer of the memory cell array.例文帳に追加

これらのレジスタは、メモリセルアレイの内部データ転送に用いられる内部データバス線（ＧＩＯ０−ＧＩＯｎ；ＧＩＯ０−ＧＩＯ１２７；ＳＧＩＯ０−ＳＧＩＯｎ）を介して相互接続される。 - 特許庁

When writing data to the first memory cell of the memory cell array, the control circuits 8 and 9 vary a writing level on the basis of write data which is to be written to a second memory cell adjacent to the first memory cell.例文帳に追加

制御回路８，９は、メモリセルアレイの第１メモリセルに書き込むとき、第１メモリセルに隣接する第２メモリセルに書き込む書き込みデータに基づき、書き込みレベルを変える。 - 特許庁

When element data 201 of an array type of columns are received (S300), the number 2 of pieces of element data is assigned to a variable N and a variable (i) is assigned to 0, and 0 is assigned is to a variable found (S301 to 303).例文帳に追加

配列型の列の要素データ２０１を受け取ると（Ｓ３００）、要素データ数２が変数Ｎに、変数ｉに０が、変数ｆｏｕｎｄに０が代入される（Ｓ３０１〜３０３）。 - 特許庁

To invert a data stored in a memory cell while correctly reading the data stored in each memory cell, even when a memory cell array is composed of a plurality of memory cells.例文帳に追加

複数のメモリセルにてメモリセルアレイが構成される場合においても、個々のメモリセルに記憶されているデータの正確な読み出しを可能としつつ、メモリセルに記憶されているデータを反転する。 - 特許庁

Then, all the picture data corrections are independently carried out to the data for each electron beam, and are performed by varying the state of pixel array in time and space.例文帳に追加

このとき、画像データの補正を、各電子ビーム用のデータに対して全て独立して行うと共に、画素の配列状態を時間的且つ空間的に変化させることにより行う。 - 特許庁

Each pixel unit in the pixel array displays images according to a gate driving signal received from a corresponding gate line and a data driving signal received from a corresponding data line.例文帳に追加

画素アレイの各々の画素単位は、対応するゲートラインから受け入れられたゲート駆動信号及び対応するデータラインから受け入れられたデータ駆動信号に従って画像を表示する。 - 特許庁

When the parallactic image array data are prepared, information required for performing viewpoint converting processing for converting the position of a view point is respect to an object is added to the parallactic image data.例文帳に追加

視差画像列データを作成したときに、被写体に対する視点の位置を変換する視点変換処理を施すのに必要な情報を、当該視差画像列データに付加しておく。 - 特許庁

To provide a semiconductor storage system capable of suppressing the overhead of the system resulting from mismatch between the data management unit of a host device and the data management unit of a memory cell array.例文帳に追加

ホスト装置のデータ管理単位とメモリセルアレイのデータ管理単位との間のミスマッチに起因するシステムのオーバーヘッドを抑制することを可能にした半導体記憶システムを提供する。 - 特許庁

Plural words of the memory array are simultaneously selected, data stored in this selected plural words are read out simultaneously through a read-only data port.例文帳に追加

リードワード信号により、メモリアレイの複数のワードを同時に選択し、この同時に選択された複数のワードに格納されているデータを読み出し専用のデータポートを介して同時に読み出す。 - 特許庁

A transfer switch row 7 where a transfer switch 6 being connected to one end of each data bus GDB is formed with a layout pitch, namely the interval of the data buses GDB, is formed at each of the cell array groups A1 and A2.例文帳に追加

各セルアレイ群A1，A2には、各データバスGDB の一端と接続されたトランスファ・スイッチ６をデータバスGDB の間隔であるレイアウトピッチで形成してなるトランスファ・スイッチ列７が形成されている。 - 特許庁