「defect of memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR MEMORY AND METHOD FOR DETECTING DEFECT OF WORD LINE OF SEMICONDUCTOR MEMORY例文帳に追加

半導体記憶装置及び半導体記憶装置のワード線欠陥検出方法 - 特許庁

To provide a memory defect treatment device and its method detecting a defect position with respect to a card type memory, and capable of using the memory card irrespective of a defect.例文帳に追加

本発明は、カード型メモリーに対する欠陥位置を検出し、欠陥にかかわらずメモリーカードが使用できるメモリー欠陥処理装置及びその方法に関する。 - 特許庁

METHOD FOR DETECTING DEFECT OF CIRCUIT ON MEMORY BOARD例文帳に追加

メモリを搭載したボードにおける回路の不良発見方法 - 特許庁

To provide a defect relieving circuit which can relieve defect of a memory with simple constitution.例文帳に追加

メモリ欠陥を簡易構成で救済し得る欠陥救済回路を提供する点にある。 - 特許庁

A memory cell is refreshed successively for each of a plurality of memory cell blocks 2071-2074, and a refresh defect memory cell is also refreshed when the memory cell of the other memory cell blocks with the same row address as the refresh defect memory cell is to be refreshed when the refresh defect memory cell exists.例文帳に追加

複数のメモリセルブロック２０７_1〜２０７_4毎にメモリセルを順次リフレッシュし、リフレッシュ欠陥メモリセルが存在する場合には、リフレッシュ欠陥メモリセルと同一のローアドレスを有する他のメモリセルブロックのメモリセルをリフレッシュする時にリフレッシュ欠陥メモリセルも共にリフレッシュする。 - 特許庁

To execute defect relief of a memory loaded on a memory module on a computer system.例文帳に追加

メモリモジュールに搭載されたメモリの不良救済をコンピュータシステム上で実行する。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY AND METHOD FOR DETECTING LEAKAGE DEFECT OF THE SAME例文帳に追加

不揮発性半導体メモリ及びそのリーク不良検出方法 - 特許庁

An image defect is detected by a defect detecting part 50 based on the image data to store defect information indicating the position of the image defect into a defect information memory area 44a.例文帳に追加

この画像データに基づき欠陥検出部５０で画像欠陥を検出し、画像欠陥の位置を示す欠陥情報を欠陥情報記憶領域４４ａに記憶する。 - 特許庁

Defect information to indicate a position of the detected defect in the image is generated and memorized in a defect information memory part 26.例文帳に追加

検出された画像欠陥の位置を示す欠陥情報を生成して欠陥情報メモリ部２６に記憶する。 - 特許庁

As a result of the operation, there could possibly some memory defect.例文帳に追加

《手術によって 記憶障害などが 出てくる可能性もあります》 - 映画・海外ドラマ英語字幕翻訳辞書

To provide a nonvolatile semiconductor memory having configuration enabling a leakage defect of a memory cell to be detected regardless of a data value of the memory cell, and to provide a method for detecting the leakage defect of the nonvolatile semiconductor memory.例文帳に追加

メモリセルのデータ値の如何にかかわらずメモリセルのリーク不良を検出することができるような構成の不揮発性半導体メモリ及びそのリーク不良検出方法を提供する。 - 特許庁

RELIEVING AND ANALYZING METHOD FOR DEFECT OF MEMORY AND MEMORY TEST DEVICE INCORPORATING DEFECT RELIEVING AND ANALYZING DEVICE APPLYING THIS ANALYZING METHOD例文帳に追加

メモリの不良救済解析方法及びこの解析方法を適用した不良救済解析器を搭載したメモリ試験装置 - 特許庁

At the time of moving contents from a flash memory 61-1 to a contents database 114, a utilization condition managing program updates a variable seq1, which is stored in the 0th-order defect block of a medium defect list in the flash memory 61-1, into new value seq2.例文帳に追加

フラッシュメモリ６１−１からコンテンツデータベース１１４にコンテンツを移動するとき、利用条件管理プログラムは、フラッシュメモリ６１−１のmedia defect listの０番目のdefect blockに記憶されている変数seq１を、新たな値seq２に更新する。 - 特許庁

To test simply and surely defect or the like of a semiconductor memory and to relieve it.例文帳に追加

半導体メモリの欠陥等を簡単且つ確実に検査し救済する。 - 特許庁

To quicken the defect analysis of a semiconductor memory by automatically updating a defect mode criterion when the number of defects of the FMB data of the semiconductor memory is equal to or more than a threshold value.例文帳に追加

半導体メモリのＦＢＭデータの不良数が閾値以上の場合に、不良モード判定基準を自動更新し、半導体メモリの不良解析を早める。 - 特許庁

This allows the defect of the memory cells to be accurately detected, when the parallel bit test of the semiconductor memory device is performed.例文帳に追加

これにより、半導体メモリ装置の並列ビットテスト時にメモリセルの欠陥を正確に検出することができる。 - 特許庁

For a V line defect generated in an image due to defect in VCCD of an imaging sensor, the position (initial defect position) of a V line defect generated in an initial state of activation of an imaging apparatus is previously stored in a defect address memory.例文帳に追加

撮像センサのＶＣＣＤにおける欠陥に起因して画像において発生するＶライン傷について、撮像装置の起動初期状態において発生するＶライン傷の位置（初期傷位置）を傷アドレスメモリに予め記憶しておく。 - 特許庁

To provide a memory test circuit and a memory test method capable of easily obtaining a state of defect and collecting all defect information even with a small capacity of memory for storing the defect information.例文帳に追加

不良が発生した状態を容易に把握することができ、かつ不良情報を格納するメモリの容量が少なくともすべての不良情報を収集することができるメモリテスト回路及びメモリテスト方法を提供すること。 - 特許庁

While reading out the image data from the image memory 20 and detecting image defects by a defect detector 24, a defect information that displays the position of the detected defect is generated, and is memorized by a defect information memory 26.例文帳に追加

画像メモリ部２０から画像データを読み出して欠陥検出部２４で画像欠陥を検出するとともに、検出された画像欠陥の位置を示す欠陥情報を生成して欠陥情報メモリ部２６に記憶する。 - 特許庁

To provide a semiconductor memory in which a defect ratio of memory parts can be suppressed low even if the defect ratio of individual memory cells are high and properties of individual memory cells are changed after shipping of products, and electronic equipment using the same.例文帳に追加

個々のメモリセルの不良率が高くても、また、個々のメモリセルの特性が製品出荷後に変動しても、メモリ部の不良率を低く抑えることができる半導体記憶装置およびそれを用いた電子機器を提供する。 - 特許庁

This preventing and treating agent for the Alzheimer type defect of memory is provided by using sphingomyelin as an active ingredient of the agent.例文帳に追加

スフィンゴミエリンをアルツハイマー型記憶障害の予防、治療剤の有効成分とする。 - 特許庁

DEVICE AND METHOD FOR PERFORMING SCREEN TEST OF DEFECT LEAKAGE FOR MEMORY DEVICE例文帳に追加

メモリ・デバイス用の欠陥漏れスクリーン・テストを実行するための装置および方法 - 特許庁

A scan start position of CCD data is set to zero, the number of pixels up to a defect is counted, and a defect detection position is retained in a memory.例文帳に追加

ＣＣＤデータのスキャン開始位置をゼロとして欠点までの画素数をカウントし、欠点検出位置をメモリに保持する。 - 特許庁

To provide a defect analyzer for a memory LSI which can efficiently detect regularity of defect caused partially, and a defect analysis method.例文帳に追加

部分的に発生した不良の規則性を効率良く検出することができるメモリＬＳＩの不良解析装置及び不良解析方法を提供する。 - 特許庁

To efficiently recover a defect by using a limited redundant memory while suppressing reduction in access speed accompanying the defect recovery of the memory.例文帳に追加

メモリの欠陥救済に伴うアクセス速度の低下を抑えつつ、限られた冗長メモリを使って効率的に欠陥救済を行うことができるを提供する。 - 特許庁

The address control circuit (20) replaces a defective memory cell of the plurality of memory cells (11) with one of the redundant memory cells (12) based on defect address information (W2) indicating an address of the defective memory cell.例文帳に追加

アドレス制御回路（２０）は、不良メモリセルを表す不良アドレス情報（Ｗ２）に基づいて、複数のメモリセル（１１）のうちの不良メモリセルを冗長メモリセル（１２）に置き換える。 - 特許庁

To provide a semiconductor integrated circuit of memory mixed mounted type capable of relieving defect of a memory while suppressing the increase of a circuit area.例文帳に追加

回路面積の増大を抑制しつつメモリの欠陥を救済することができるメモリ混載型の半導体集積回路を提供する。 - 特許庁

A decoding circuit (460) decodes input/output designators of the memory cells having defects and memory cells having no defect.例文帳に追加

デコーディング回路（４６０）は、欠陥の有るメモリセルと欠陥の無いメモリセルの各々の入出力指示子をデコードする。 - 特許庁

MICRO PROCESSOR INTEGRATED CIRCUIT CHIP AND METHOD FOR BYPASSING DEFECT POSITION OF CACHE MEMORY THEREON例文帳に追加

マイクロプロセッサ集積回路チップおよびその欠陥キャッシュメモリ位置をバイパスする方法 - 特許庁

To provide a semiconductor memory device which can efficiently detect a defect due to shortage of an accumulated charge amount of a memory cell, and to provide its defect detection method.例文帳に追加

メモリセルの蓄積電荷量の不足による不良を効率よく検出することができる半導体記憶装置及びその不良検出方法を提供する。 - 特許庁

To prevent a defect due to an ROP processing at high speed with a small amount of memory capacity.例文帳に追加

少ないメモリ容量、かつ高速にＲＯＰ処理による不具合を防止する。 - 特許庁

A row of a normal memory cell comprising a memory cell in which defect is caused can be substituted by a useful row of a redundant memory cell having no defect by controlling operation of such the selection circuit 32 without connecting a row of a redundant memory cell and a row of a normal memory cell substituted generally.例文帳に追加

このような選択回路３２の作動を制御することによって、不良が生じたメモリセルを含むノーマルメモリセルのローは、リダンダントメモリセルのローが一般的に代えられたノーマルメモリセルのローと連結されていなくても、不良がないリダンダントメモリセルの有用なローに代えることができる。 - 特許庁

Thereby, defect of a power source current at the time of the data processing section 3 never be hidden by the defect of power source current at the standby time of the memory array 122.例文帳に追加

これにより、データ処理部３の待機時電源電流不良がメモリアレイ１２２の待機時電源電流不良に隠れてしまうことがなくなる。 - 特許庁

To disclose a semiconductor memory device and a redundancy method of this device, by which a defect of a memory cell generated in a package level can be repaired.例文帳に追加

パッケージレベルで発生したメモリセルの不良をリペアできる半導体メモリ装置及びその装置のリダンダンシ方法を公開する。 - 特許庁

A semiconductor memory test device is newly added with a CPU 2, which is dedicated to conduct a defect analysis, a second defect analysis memory 8, which has a same constitution of a first defect analysis memory 7, and switching multiplexers 5 and 6 which mutually switch the two CPUs 1 and 2 and the two defect analysis memories 7 and 8.例文帳に追加

半導体メモリ試験装置に、不良解析専用のＣＰＵ２、第１不良解析メモリ７と同じ構成をもつ第２不良解析メモリ８、２個のＣＰＵ１、２および２個の不良解析メモリ７、８を相互に切換える切換用マルチプレクサ５、６を新たに追加する。 - 特許庁

Since a defect does not extend to the region for forming a memory cell, leak current of the memory cell can be reduced.例文帳に追加

その結果、メモリセルが形成される領域までは、欠陥が延びず、メモリセルのリーク電流を低減することができる。 - 特許庁

To provide a semiconductor memory which can analyze easily a defective state when defect is caused at testing of a memory.例文帳に追加

メモリのテスト時に不良が生じた場合、その不良状況の解析が容易な半導体記憶装置を提供する。 - 特許庁

The existence of each defect of selected memory cell is outputted by detecting a current flowing in each of many memory blocks 110-114 by a memory address.例文帳に追加

メモリアドレスにより多数個のメモリブロック１１０〜１１４の各々で流れる電流を検出することにより、選択されたメモリセルの各々の欠陥の有無が出力される。 - 特許庁

Since the more significant redundant memory cells only require 1 bit, the redundant memory cells of only 3 bits are required by storing, in the more significant redundant memory cells, information indicating whether a defect exists or not as well as positional information of the defect with respect to the least significant bit data.例文帳に追加

その際、上位の冗長メモリセルは１ビットのみでよいため、上位の冗長メモリセルに最下位の不良の有無／不良位置情報を格納させることで、冗長メモリセルとしては３ビットで済む。 - 特許庁

A defect analysis memory retrieved section 3B of a defect analysis memory section 3A provided in a main body 3 of an IC tester continuously retrieves a changing point in data indicating whether each bit is defective or not, to obtain an address corresponding to the changing point from a defect analysis memory 3C.例文帳に追加

ＩＣ試験装置本体３に設けられた不良解析メモリ部３Ａの不良解析メモリ検索部３Ｂにより、各ビットの良否を表すデータの変化点を連続的に検索し、不良解析メモリ３Ｃから前記変化点に対応するアドレスを取得する。 - 特許庁

To detect a flicker defect in a cycle as long as possible using a limited frame memory in flicker defect pixel detection of a solid-state imaging device.例文帳に追加

固体撮像素子の点滅欠陥画素検出において、限られたフレームメモリでできるだけ長い周期の点滅欠陥を検出する。 - 特許庁

To detect exactly data holding defect of a memory cell accelerating noise caused in operation of SR (self-refresh).例文帳に追加

ＳＲの動作で発生するノイズを加速しながら、メモリセルのデータ保持不良を確実に検出すること。 - 特許庁

To reduce the testing time by conducting the test of a memory to be tested and the analysis of a defect in parallel.例文帳に追加

被試験メモリの試験と不良解析を並行処理することによって試験時間を短縮する。 - 特許庁

To improve the efficiency of defect discrimination processing of a semiconductor memory and to specify a defective part.例文帳に追加

半導体記憶装置の不良判定処理の効率向上、及び不良箇所の特定を可能とする。 - 特許庁

A defect judgement circuit 14 repeats the judgement of the pixel defect on the basis of address information stored in the position memory circuit 13, decides the address information of the pixel defect from the continuity of the judgement result and registers it in a defect registration circuit 15.例文帳に追加

位置メモリ回路１３に記憶されたアドレス情報に基づいて欠陥判定回路１４が画素欠陥の判定を繰り返し、その判定結果の連続性から画素欠陥のアドレス情報を決定し、欠陥登録回路１５に登録する。 - 特許庁