「external clock」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The resetting circuit is a circuit for initializing the internal clock of a semiconductor memory device, and provided with an external voltage detector for detecting the level of an external voltage to generate a first resetting signal, and a second resetting signal generator for generating a second resetting signal by subjecting a predetermined external signal applied from the outside and the first resetting signal to a logical operation.例文帳に追加

本発明のリセット回路は、半導体メモリ装置の内部回路を初期化するための回路であって、外部電圧のレベルを検出して第１リセット信号を発生させる外部電圧検出器及び外部から印加される所定の外部信号と第１リセット信号とを論理演算して第２リセット信号を発生させる第２リセット信号発生器を備える。 - 特許庁

The device for performing the sample/hold incorporates a photo detector and a clock multiplying means (PLL); an A/D conversion means; and a monitoring means for an A/D-converted sample/hold signal (a register, or the like, connected to the bus of an external microprocessor).例文帳に追加

サンプルホールドを行うデバイスに光検出器とクロックの逓倍化手段（ＰＬＬ）、Ａ／Ｄ変換手段、Ａ／Ｄ変換されたサンプルホールド信号のモニタ手段（外部マイクロプロセッサのバスに接続されたレジスタ等）を内蔵する。 - 特許庁

To provide a display device which can display images with high visibility by using external light and which can perform reflection type display by the combination of various kinds of textures and tones, and to realize an electronic clock by using that device.例文帳に追加

外部光を利用して視認性の高い表示を行うことができ、かつ、多様な質感や色調の組合せで反射型表示を行うことができる表示装置、およびそれを用いた電子時計を実現すること。 - 特許庁

Even when external noise or the like accidentally imposes noise on each communication signal to cause a voltage fluctuation, a clock stop is not long, so that a reliable communication device without resetting by malfunction can be configured.例文帳に追加

外来ノイズ等で不用意に各通信信号にノイズがのり電圧変動が生じた場合でも、長い時間のクロック停止には至らず、誤動作としてのリセットがなくなり信頼性の高い通信装置の構築が可能とする。 - 特許庁

The electric reel is an electric reel connectable to an external energizer and installs a reel body 1, a spool 10 for winding fishing line, a motor 12, a liquid crystal display 5, a power detector 25, a clock generator 34, a controller 20.例文帳に追加

電動リールは、外部電源と接続可能なリールであって、リール本体１と、糸巻き用のスプール１０と、モータ１２と、液晶表示部５と、電力検出部２５と、クロック発生部３４と、制御部２０とを備えている。 - 特許庁

When the first to sixth module portions are failed, a module screening circuit 22 of the external bus 7 intercepts a power supply, a clock feed and a bus connection to the first to sixth module portions based on an interception control signal.例文帳に追加

外部バス７のモジュール選別回路２２は、第１乃至６のモジュール部が不良の場合、遮断制御信号に基づいて第１乃至６のモジュール部への電源供給、クロック供給、及びバス接続を遮断する。 - 特許庁

To provide a pulse generator, that outputs a pulse signal with a prescribed pulse width, independently of a pulse width and the period of an external clock so as to assure stable operation of semiconductor elements.例文帳に追加

外部クロックのパルス幅及び周期に関係なしに一定したパルス幅を有するパルス信号を出力することによって、半導体素子の安定した動作を確保することができるパルス発生器を提供する。 - 特許庁

A wait request circuit receives information representing the frequency of the modulated clock signal and generates a wait request signal to an external bus interface when the information shows that the information represents a frequency higher than a reference frequency.例文帳に追加

ウエイト要求回路は、変調クロック信号の周波数を表す情報を受け、この情報が基準周波数より高いことを示すときに、外部バスインタフェースに対するウエイト要求信号を発生する。 - 特許庁

To provide a semiconductor device which generates a proper inner timing signal according to manufacturing variation, operating voltage variation, and temperature change so as to provide a stable performance in a designated latency and external clock frequency.例文帳に追加

指定されたレイテンシ、外部クロック周波数での動作を安定して実現するために、製造ばらつき、動作電圧ばらつき、温度変化に対応して、適切な内部タイミング信号を発生する半導体装置を提供する。 - 特許庁

Moreover, latch (including transistors M11-M14) is moved from a core part 300 to an I/O part 302 of this device, and an inputted clock 308 is allowed to remain in an external voltage area, and both the latch and level shift are clocked.例文帳に追加

その上、ラッチ（トランジスタｍ１１−ｍ１４を含む）は、デバイスのコア部３００からＩ／Ｏ部３０２へ移動されるし、こうして、入ってくるクロック３０８が外部電圧領域に留まって、レベル・シフトと共にラッチをクロックする。 - 特許庁

When an alarm function is changed to an effective state, the control part 11 of an alarm clock AC notifies the external apparatus (cellular phone CP) of an instruction for change to the pause state through a short distance communication part 17.例文帳に追加

目覚まし時計ＡＣの制御部１１は、アラーム機能が有効な状態に変更された際に、その近距離通信部１７を介して外部機器（携帯電話機ＣＰ）に対し休止状態への変更指示を通知する。 - 特許庁

To provide a trick-action device capable of preventing an enlargement without requiring a large occupying space, easy in manufacture and assembling, capable of reducing a manufacturing cost, and causing little damage by external force, and a clock using this device.例文帳に追加

大きな占有空間を必要とせず、大型化を防止でき、また、製造組み立てが容易で、製造コストを低減でき、しかも、外力により破損しにくいからくり装置およびそれを用いた時計を提供する。 - 特許庁

This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加

リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁

To provide a frequency monitoring circuit for a network synchronizer for preventing an input of a DP-PLL (digital processing type phase synchronization) in an abnormal frequency if a failure occurs in a frequency of an external clock signal.例文帳に追加

外部クロック信号の周波数に異常が起きた場合に、異常な周波数でＤＰ−ＰＬＬ（デジタル処理型位相同期）回路に入力することを防止する網同期装置用周波数監視回路を提供する。 - 特許庁

The data strobe signal and the data are coupled via paths having comparable numbers and types of delay elements to provide output data and data strobe signals having predetermined delay relationships with the external clock signal.例文帳に追加

データストローブ信号及びデータは、外部クロック信号と所定の遅延関係を有する出力データ及びデータストローブ信号を提供するために、同様の数及びタイプの遅延素子を有する複数のパスを介して結合される。 - 特許庁

When an ECU emulator receives an external input having a time stamp ahead of its own speculative period, the ECU emulator rewinds its own clock to the past time indicated by the time stamp and reexecutes a task.例文帳に追加

そうして、ＥＣＵエミュレータが、自分の投機的時間よりも前のタイムスタンプをもつ外部入力を受け取ると、そのＥＣＵエミュレータは、そのタイムスタンプが指し示す過去の時間に自身のクロックを巻き戻し、タスクを再実行する。 - 特許庁

The controlling flip-flop 3 can be configured so as to beset to perform operation to toggle the data output in synchronization with the clock by an external control signal and a macro mode switching signal supplied to an external control input 51 and a macro test mode switching input 53 provided separately from a data input 52.例文帳に追加

制御用フリップフロップ３は、データ入力５２とは別に設けられた外部制御入力５１及びマクロテストモード切換入力５３に供給される外部制御信号及びマクロモード切換信号により、そのデータ出力を前記クロックに同期してトグルする動作を行うように設定可能であるように構成されている。 - 特許庁

A scanner printer 1 generates an internal subscanning valid signal denoting an effective area of an image signal in the subscanning direction synchronously with a clock signal and receives an external subscanning valid signal denoting a valid area of the image signal in the subscanning direction received from and able to be processed by an external device.例文帳に追加

スキャナプリンタ１は、クロック信号に同期して、画像信号の副走査方向の有効領域を示す内部副走査有効信号を発生し、外部装置から入力され外部装置において処理可能な画像信号の副走査方向の有効領域を示す外部副走査有効信号を受信する。 - 特許庁

Further, the circuit has an oscillator circuit having a resistor load type inverter 10 operative with an external power voltage inputted via an external power terminal as a power voltage, to feed an operating clock to the booster circuit to normally operate the booster circuit 12 until the oscillation by the CMOS inverter 2 is stable.例文帳に追加

また、外部電源端子から入力される外部電源電圧を電源電圧として動作し、ＣＭＯＳ型インバータ２による発振が安定するまで昇圧回路１２を正常動作させるために昇圧回路１２へ動作クロックとして供給する抵抗負荷型インバータ１０による発振回路を設ける。 - 特許庁

The high speed logic circuit 2 includes a parallel/serial conversion circuit 3, a first parallel interface 4 for interfacing an external circuit with the parallel/serial conversion circuit 3, a sampling clock generation circuit 7, a serial/parallel conversion circuit 5, and a second parallel interface 6 for interfacing the serial/parallel conversion circuit 5 with the external circuit.例文帳に追加

高速ロジック回路２は、パラレル／シリアル変換回路３と、外部回路とパラレル／シリアル変換回路３との間のインターフェースとなる第１のパラレルインターフェース４と、サンプリングクロック生成回路７と、シリアル／パラレル変換回路５と、シリアル／パラレル変換回路５と外部回路との間のインターフェースとなる第２のパラレルインターフェース６を含む。 - 特許庁

This malfunction-preventing external memory interface circuit has: a data input synchronizing circuit 14 for sampling data outputted from the external ROM 50 by use of a clock; and an error decision circuit 15 deciding that data are effective when the data input synchronizing circuit 14 takes a sample of the same data successively at least two times.例文帳に追加

外部ＲＯＭ５０から出力されたデータを、クロックを用いてサンプリングするデータ入力同期回路１４と、データ入力同期回路１４が少なくとも２回連続して同じデータをサンプリングしたときにそのデータを有効なデータと判定するエラー判定回路１５とを有することを特徴とする。 - 特許庁

In a semiconductor memory provided with a memory cell, a read-amplifier 4a amplifying data transferred to a data bus when data from a memory cell is read out, and an output buffer for outputting output data amplified by the read-amplifier 4a to an output terminal, starting a read- amplifier is controlled by responding to a clock edge prescribing a data output of an external clock signal.例文帳に追加

メモリセルと、メモリセルからのデータを読み出す際にデータバスに転送されたデータを増幅するリードアンプと、リードアンプによって増幅された出力データを、出力端子に出力するための出力バッファを備えた半導体記憶装置において、リードアンプの起動を、外部クロック信号のデータ出力を規定するクロックエッジに応答して制御する。 - 特許庁

Moreover, when the fetched data signal is a signal necessary for the semiconductor device in the following stage and thereafter, an internal data transmission blocking circuit 6 halts fetching of the data signal to the latch circuit 3, and the clock transmission blocking circuit 4 and the external data transmission blocking circuit 5 output the fetched clock data and the data signal to the data output circuit 2.例文帳に追加

また、取り込んだデータ信号が次段以降の半導体装置が必要とする信号の場合、内部データ転送阻止回路６がラッチ回路３へのデータ信号の取り込みを停止し、クロック転送阻止回路４および外部データ転送阻止回路５が、取り込んだクロック信号およびデータ信号をデータ出力回路２へ出力させる。 - 特許庁

The peripheral control MPU 4140a of a peripheral control board 4140 in a Pachinko game machine 1 sets the initial time of a built-in real time clock 4140g, based on present time information which is acquired from an external real time clock 4140e on the opportunity of the start of power supply by a power source board 395 being a main power source.例文帳に追加

パチンコ機１では、周辺制御基板４１４０の周辺制御ＭＰＵ４１４０ａが、主電源としての電源基板３９５による電力供給が開始されたことを契機に外部リアルタイムクロック４１４０ｅから取得した現在の時間情報に基づいて、内蔵リアルタイムクロック４１４０ｇの初期時間を設定する。 - 特許庁

To provide a timing verifying device and a timing verifying method capable of performing a static timing verification when a clock is generated internally and further performing the static timing verification in a short time even when many parts that do not synchronize with an external clock in static timing verification in developing an LSI.例文帳に追加

本発明は、ＬＳＩを開発する上での静的タイミング検証において、内部でクロックを生成させている場合にも、静的タイミング検証が行え、さらに外部クロックに同期しない部分が多い場合にも、短時間で静的タイミング検証が行えるタイミング検証装置およびタイミング検証方法を提供することを課題とする。 - 特許庁

The reset circuit equipped with a delay circuit (timer 12) having a plurality of counter circuits (counters C1-C3) for counting the clock signals is constituted so that the delay time of a reset signal indicating the reset release can be changed by changing the number of stages of the counter circuits for counting the clock signals according to the voltage applied to a predetermined external terminal (terminal P4).例文帳に追加

クロック信号を計数する複数のカウンタ回路（カウンタＣ１〜Ｃ３）を有する遅延回路（タイマー部１２）を備えたリセット回路において、所定の外部端子（端子Ｐ４）に印加される電圧に応じて、前記クロック信号を計数する前記カウンタ回路の段数を変更させ、リセット解除を示すリセット信号の遅延時間を変更可能に構成した。 - 特許庁

The development period of a data processing device (8) is shortened by allowing phase difference between the first clock signal and the second clock signal to be changeable by changing setting contents of the setting means of the delay time, and by dispensing with reflecting information on phase design in a total system including a peripheral circuit to design of hardware of an external device.例文帳に追加

上記遅延時間設定手段の設定内容の変更により、上記第１クロック信号と上記第２クロック信号との位相差の変更可能とし、周辺回路を含むトータルシステムでの位相設計情報を外部デバイスのハードウェア設計に反映させることを不要とすることで、データ処理装置（８）の開発期間の短縮を図る。 - 特許庁

The decoder can avoid the occurrence of an unexpected defect through carelessness at the time of transferring data by setting the clock used at the time of transferring a transport stream from external equipment received by means of a digital interface means 20 to a decoding means 14 at the clock speed corresponding to such a transport stream that can be inputted through the interface means 20 and has the most fast transmission speed.例文帳に追加

ディジタルインターフェース手段２０で受信した外部機器からのトランスポートストリームを復号処理手段１４に転送する際に用いられるクロックを、ディジタルインターフェイス手段２０を介して入力可能な最も伝送速度の速いトランスポートストリームに対応したクロックスピードに設定することにより、データの転送取りこぼしを回避し得る。 - 特許庁

A first programmable frequency divider 40 and a second programmable frequency divider 42 divide the frequency of an external clock signal CKext inputted from the outside with a first frequency dividing ratio n1 and a second frequency dividing ratio n2 set thereto, respectively and output results.例文帳に追加

第１プログラマブル分周器４０、第２プログラマブル分周器４２は、外部から入力された外部クロック信号ＣＫｅｘｔを、それぞれに設定された第１分周比ｎ１、第２分周比ｎ２で分周して出力する。 - 特許庁

In an energy-saving mode, the capacitive touch panel device turns off the external clock generator, the analog-digital conversion circuit, the filter, the interface controller, the microprocessor, and the touching position calculator to save energy.例文帳に追加

静電容量式タッチパネル装置は省エネルギーモードの場合に、外部クロック生成器、アナログ−デジタル変換回路、フィルター、インターフェースコントローラ、マイクロプロセッサ及び接触位置計算器の電源を切ることによって、省エネルギーの目的を達成する。 - 特許庁

When operating a plurality of IC test devices cooperatively, a variable delay circuit 20 is provided between a master clock output circuit of an IC test device to be a master and an external synchronous reception circuit of a slave.例文帳に追加

複数の集積回路試験装置を協調動作させる場合において、マスタとなる集積回路試験装置のマスタクロック出力回路とスレイブにおける外部同期受信回路との間に可変遅延回路２０を設ける。 - 特許庁

To provide a clock supply circuit which can supply clocks of different frequencies to respective processing circuits only by using an external oscillator of a low frequency and in which a circuit configuration can be simplified and low power consumption can be realized.例文帳に追加

低周波数の外部発振器を用いるだけでそれぞれの処理回路に異なる周波数のクロック信号を供給でき、回路構成を簡略化でき、低消費電力化を実現できるクロック供給回路を提供する。 - 特許庁

The TM signals changeover a route between an external CPU 2 and the register part 10 into the route between the control part 12 and the register part 10 so that high speed writing/reading is performed in the register part 10 by reception frame data and a clock.例文帳に追加

ＴＭ信号により外部ＣＰＵ２とレジスタ部１０との経路をバス抽出制御部１２とレジスタ部１０との経路に切替え、受信フレーム・データとクロックにより、レジスタ部１０に対して高速の書込み／読み出しを実行する。 - 特許庁

To solve such a problem that a process of adjusting a timing of inputting data on an information processing apparatus side increases when data that the information processing apparatus receives from an external device are one or more cycles delayed behind a clock of the information processing apparatus.例文帳に追加

外部デバイスから情報処理装置の受信するデータが、情報処理装置のクロックに対して１サイクル以上遅延する場合、情報処理装置側でデータを取り込むタイミングを調節する処理が増加してしまう。 - 特許庁

The internal resister part 1-6 reads and stores the data outputted from the external resister part 1-5 when the internal resister write signal is inputted, and outputs the data in synchronism with the operating clock of a micro circuit 1-3.例文帳に追加

内部レジスタ部１−６は、外部レジスタ部１−５から出力されるデータを内部レジスタ書き込み信号が入力されたときに読み込んで保存し、このデータをマクロ回路１−３の動作クロックに同期して出力する。 - 特許庁

A command decoder 3 receives an external command independently from an internal clock signal CLK, decodes it, generates a column access mode directive signal, and activates column address activation signals (CADE, SADE) at a rise of the signal CLK.例文帳に追加

コマンドデコーダ（３）は、内部クロック信号（ＣＬＫ）と独立に外部からのコマンドを受けてデコードして、列アクセスモード指示信号を生成し、内部クロック信号ＣＬＫの立上がりで列アドレス活性化信号（ＣＡＤＥ，ＳＡＤＥ）を活性化する。 - 特許庁

The 1st data input means 300 controls data input/output synchronously with an external reference clock and the 2nd data input output means 200 controls data input/output according to a prescribed data transfer protocol.例文帳に追加

第１のデータ入力手段３００は外部からのリファレンスクロックに同期してデータの入出力を制御し、第２のデータ入出力手段２００は所定のデータ転送プロトコルに従ってデータの入出力を制御する。 - 特許庁

The communicating function is used for transmitting the measured value of the gas consumption measured every time by the measuring function and stored in the external memory and for transmitting the time correction of the clock for measuring the fixed time and a battery voltage drop warning information.例文帳に追加

通信機能を使って、計測機能で計測して時間毎に外部メモリーに記憶したガス使用量計測値の伝送と、一定時間を計測する時計の時間修正と、電池電圧低下警報情報との伝送を行う。 - 特許庁

A differential signal VRx1 between a test pattern signal VRx being an output from an input buffer 10 and an external reference voltage Vref applied by an LSI tester, and the like is applied to CDR12 to generate a clock signal CLK2.例文帳に追加

入力バッファ１０の出力であるテストパタン信号ＶＲｘとＬＳＩテスタ等より印加される外部基準電圧Ｖｒｅｆとの差動信号ＶＲｘ１がＣＤＲ１２に印加され、クロック信号ＣＬＫ２が生成される。 - 特許庁

When the contents of a RAM 13 are evacuated to the external storage device 30 and shift to low power consumption mode, the clock signal CKL is selected with a mode selection signal PSM and is supplied to a CPU 11, and data transfer is performed.例文帳に追加

ＲＡＭ１３の内容を外部記憶装置３０へ退避して低消費電力モードに移行するとき、モード選択信号ＰＳＭでクロック信号ＣＫＬを選択してＣＰＵ１１に供給してデータ転送を行う。 - 特許庁

The pseudo device is constituted of a RAM 2, a central processing unit 3, an IEEE 1394 interface part 4, a ROM 5 in which an execution program is stored, an interface part 6 to control the equipment, a clock 7, a power source 8 and an external part 9.例文帳に追加

疑似デバイス装置はＲＡＭ２、中央演算処理装置３、１３９４インタフェイス部４、実行プログラムが格納されているＲＯＭ５、機器をコントロールするためのインタフェイス部６、クロック７、電源８、外部ポート９からなる。 - 特許庁

The multiplexer alternatively selects one between the two input signals according to a switch signal CLOCK_-SEL given from the outside and inputs the selected input signal as a system clock SCLK to communicate with the outside to an external interface part 11.例文帳に追加

マルチプレクサは、外部から与えられる切替信号ＣＬＯＣＫ＿ＳＥＬにより、２つの入力信号のうち一方を択一的に選択し、外部と通信をするためのシステムクロックＳＣＬＫとして、外部インタフェース部１１に入力される。 - 特許庁

On the other hand, when generated electric energy by an electromagnetic wave to be received from the external device 20 is sufficient, and bi-directional communication with the external device 20 continuously succeeds over the predetermined specific number of times, the operation clock of the non-contact IC card 11 is increased by one stage in the case of the next communication, so that higher speed processing can be achieved.例文帳に追加

一方、外部装置２０から受信する電磁波による生成電力量が十分であって、予め定めた規定の回数に渡って外部装置２０との間で双方向通信が連続して成功している場合には、その次の通信の際に非接触ＩＣカード１１の動作クロックを１段階引き上げて、より高速な処理を実施する。 - 特許庁

To provide an analog frequency comparator which sets an internal frequency on the basis of a voltage and compares the internal frequency with an external frequency, to provide an analog frequency synthesizer which synthesizes a clock signal according to the same principles as the analog frequency comparator, and to provide an associated method.例文帳に追加

電圧に基づいて内部周波数を設定し、これを外部周波数と比較するアナログ周波数比較器と、アナログ周波数比較器の同じ原理でクロック信号を合成するアナログ周波数合成器、及び関連の方法を提供する。 - 特許庁

An external clock signal CLK is inputted to one input node of an OR gate, and at the same time is inputted to the other of the OR gate via a delay circuit.例文帳に追加

外部クロック信号ＣＬＫの周波数が所定周波数よりも高い場合は、クロック周波数検出回路１の出力信号ＬＮＧが「Ｌ」レベルとなって転送制御信号φ１′が「Ｈ」レベルに固定され、データバスＤＢ１とＤＢ２が結合される。 - 特許庁