「external clock」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This device is provided with a selector 11 for supplying a data strobe signal DQS instead of an external clock signal CLK inputted to a phase comparator 58 in order to compare a phase of an internal clock signal outputted from a clock driver 54 with a phase of the data strobe signal outputted from a data strobe output circuit 56 driven by the internal clock signal.例文帳に追加

クロックドライバ５４から出力される内部クロック信号の位相と、内部クロック信号によって駆動されるデータストローブ出力回路５６からのデータストローブ信号の位相とを比較するために、位相比較器５８に入力される外部クロック信号ＣＬＫに代えてデータストローブ信号ＤＱＳを供給するためのセレクタ１１を設ける。 - 特許庁

This invention provides the clock generating circuit within a range of permissible performance deterioration with a reduced circuit scale wherein a signal processing apparatus shares only a phase comparator or the phase comparator and an LPF by utilizing a fact that the phase matching between the external clock and the internal clock and the phase matching between the frame signal and the internal clock are not performed at the same time.例文帳に追加

信号処理装置が、外部クロックと内部クロックとの位相合わせと、フレーム信号と内部クロックとの位相合わせとを同時に行うことがないことを利用して、位相比較器のみ、或いは位相比較器及びＬＰＦを共有化し、許容できる性能の劣化の範囲内で回路規模を縮小化したクロック生成回路を得る。 - 特許庁

The encryption processing circuit 100 includes: a phase locked loop circuit 101 for receiving input of external clock signals from the outside and generating internal clock signals synchronized with the inputted external clock signals by executing feedback control; and a round processing circuit 102 which is configured to be operated in synchronism with the generated internal clock signals and encrypts the inputted information by repeatedly executing the round processing.例文帳に追加

暗号化処理回路１００は、外部から外部クロック信号が入力され、フィードバック制御を行うことにより、当該入力された外部クロック信号と同期した内部クロック信号を生成する位相同期回路１０１と、上記生成された内部クロック信号に同期して作動するように構成され、且つ、上記ラウンド処理を繰り返し実行することにより、上記入力された情報を暗号化するラウンド処理回路１０２と、を備える。 - 特許庁

The fuses F1-F6 are optionally cut to perform switching between the external analog module (an external power supply circuit 5, an external power supply monitoring circuit 6, and a clock generating element 7) and the internal analog module (an internal power supply circuit 10, an internal power supply monitoring circuit 11 and a self-excited oscillation circuit 12).例文帳に追加

これらヒューズＦ１〜Ｆ６を任意に切断し、外部アナログモジュール（外部電源回路５、外部電源監視回路６、クロック発生素子７）と内部アナログモジュール（内部電源回路１０、内部電源監視回路１１、自励発振回路１２）との切り替えを行う。 - 特許庁

To provide a data processor including an external bus interface function which can easily set delay in clock-synchronized data reading from a plurality of external devices having different analog characteristics of external interfaces respectively, has high adaptability and can quickly switch delay time.例文帳に追加

外部インタフェースのアナログ特性が異なる複数の外部デバイスに対するクロック同期のデータリードにおける遅延設定が容易で融通性も高く、遅延時間の切換えを高速に行なうことができる外部バスインタフェース機能を備えたデータプロセッサを提供する。 - 特許庁

To make a peripheral device, in which a clock IC having a calendar function which is not built in, generate real clock time being retroactive to power on start time, which is prior to capturing date and time information, based on the date and time information acquired from an external device regarding the peripheral device for generating the real clock time, based on the date and time information from the external device.例文帳に追加

本発明は、外部装置からの日付時刻情報に基づいて実時刻を生成する周辺機器装置に関し、カレンダ機能を有する時計ＩＣを内蔵しない周辺機器装置が、外部装置から取得した日時情報に基づいて、日時情報の取得以前である電源投入起動時まで遡って実時刻を生成することを目的とする。 - 特許庁

To stabilize operations of an internal clock synchronizing circuit by generating a stable internal power supply potential without being affected by the fluctuation of an external power supply potential.例文帳に追加

外部電源電位の変動の影響を受けることなく安定な内部電源電位を発生して、内部クロック信号同期回路の動作を安定化させる。 - 特許庁

Thus, the receiver (50) is able to provide inter-asynchronous chip communication in a multi-chip super-conductor circuit having low input currents without using any external RF clock.例文帳に追加

受信機（５０）は、外部ＲＦクロックを用いることなく、低入力電流を有するマルチチップ超伝導回路間の非同期チップ間通信を提供する。 - 特許庁

To suppress malfunction due to external noise etc., by adjusting a difference in delay time between a data and a clock signal and giving margins to a set-up time and a hold time.例文帳に追加

データとクロック信号との遅延時間の差を調整し、セットアップ時間とホールド時間に余裕を持たせて、外来ノイズなどによる誤動作を抑制する。 - 特許庁

A watch 1 includes: an exterior portion 2 having a sealed structure; and a movement 3 which is housed inside the external portion 2 and has a clock needle (not shown).例文帳に追加

腕時計１は、密閉構造を有する外装部２と、外装部２の内部に収納され、図示しない時計用針を有するムーブメント３とを備えている。 - 特許庁

At the time the external signal is activated, when the clock signal is not detected during a predetermined period by the detection circuit, the power-down information is set in the mode register.例文帳に追加

外部信号が活性化されたときに、検出回路がクロック信号を所定期間検出しないときには、モードレジスタにパワーダウン情報を設定する。 - 特許庁

To provide a semiconductor storage device capable of improving the product yield by reducing write-in failure of data when a frequency of an external clock changes.例文帳に追加

外部クロックの周波数が変わったときのデータの書き込み不良を低減して製品歩留りを向上できる半導体記憶装置を提供する。 - 特許庁

To provide a frequency multiplier for an external clock signal, a multiplication method, an output buffer for data, and a semiconductor device provided with the multiplier and the output buffer.例文帳に追加

外部クロックの周波数逓倍器及び逓倍方法、データの出力バッファ及び逓倍器と出力バッファとを備える半導体装置を提供する。 - 特許庁

The MEMS resonator can be used for an on-chip resonator or a bandpass filter that is driven by an external clock.例文帳に追加

ＭＥＭＳ共振器は、オン・チップ共振器に用いることもできるし、あるいは、外部クロックによって駆動される帯域フィルタとして用いることも可能である。 - 特許庁

When a MGT port is coupled to an external clock, a rate at which receiving signals are sampled can be increased without use of the device in an over sampling mode.例文帳に追加

ＭＧＴポートを外部クロックに結合すると、装置をオーバーサンプリング・モードで使用しなくても、受信信号をサンプリングするレートを高めることができる。 - 特許庁

The external clock signal T1 is fixed to an "L" level according to the entry to the internal operation mode and the transition of the mode instruction signal RDY from "H" to "L".例文帳に追加

外部クロック信号Ｔ１は、内部動作モードにエントリしてモード指示信号ＲＤＹが「Ｈ」から「Ｌ」に遷移したことに応じて「Ｌ」レベルに固定される。 - 特許庁

When information of an absolute time is inputted thereto from an external device 200, a controller 120 corrects the clock 130 to set the inner time according to the absolute time.例文帳に追加

外部装置２００から絶対時刻の情報が来ると、コントローラ１２０はクロック１３０修正して内部時刻を絶対時刻に一致させる。 - 特許庁

The numerical values are stored in a memory 11 along with date data outputted from a clock circuit 10 and fed to an external personal computer 12.例文帳に追加

また、これらの数値を時計回路１０から出力された日時データとともにメモリー１１に保存し、外部のパーソナルコンピュータ１２に供給する。 - 特許庁

The specific information is acquired by requesting a user to select the information by a user selection part 34 for weather or from an external clock 5, a position information acquiring part 6 or the like.例文帳に追加

特定情報は、天気のユーザ選択部３４がユーザに選択を求めたり、外部の時計５や位置情報取得部６などから取得する。 - 特許庁

To secure the appropriate operating electric charge amount of signal electric charge independently of variation of power voltage and amplitude variation of a transfer clock caused by an external input.例文帳に追加

外部入力による電源電圧の変動や転送クロックの振幅変動にかかわらず、信号電荷の適正な取り扱い電荷量を確保する。 - 特許庁

To reduce the number of parts and simplify a circuit by eliminating an external clock source, that becomes the reference frequency of the speed control of an ultrasonic motor, and to perform the stale speed control of the ultrasonic motor.例文帳に追加

超音波モータの速度制御の基準周波数となる外部クロック源をなくし、部品点数の削減および回路の簡素化を図る。 - 特許庁

When a selection signal SE of the selector 2 is "1", the flip-flop 1 inputs the external input data value Din and takes it in at a leading edge of the clock CK.例文帳に追加

フリップフロップ１は、セレクタ３の選択信号ＳＥが“１”の場合、外部入力データ値Ｄinを入力し、クロックＣＫの立ち上がりエッジで取り込む。 - 特許庁

A first phase comparator 2 compares the phase between an external clock signal 1 and a 1/n frequency division output signal to produce a first pulse signal S1.例文帳に追加

第１の位相比較器２は外部クロック信号１と１／ｎ分周出力信号とを位相比較し、第１のパルス信号Ｓ１を出力する。 - 特許庁

To provide an encryption processing circuit capable of reducing the possibility of allowing a key to be specified even when a cycle of external clock signals is changed.例文帳に追加

外部クロック信号の周期が変更された場合であっても鍵が特定される可能性を低減することが可能な暗号化処理回路を提供すること。 - 特許庁

To provide a synchronous semiconductor integrated circuit device for more rapidly testing than an external clock signal generated from a tester in a testing mode.例文帳に追加

テスト動作モードにおいてテスタ装置の生成する外部クロック信号よりも高速なテスト動作が可能な同期型半導体集積回路装置を提供する。 - 特許庁

Clock signals with respectively different phases are supplied to the respective input circuits because signals applied to the external input terminal PAD are inputted.例文帳に追加

外部入力端子ＰＡＤに印加される信号を入力するために、それぞれの入力回路には、それぞれ位相の異なるクロック信号が供給される。 - 特許庁

An address generating circuit 105 generates a test address 107 synchronizing with an external clock 115, and supplies this to a ROM 101 as a ROM address 104.例文帳に追加

アドレス生成回路１０５は、外部クロック１１５に同期して、テストアドレス１０７を生成し、これをＲＯＭアドレス１０４として、ＲＯＭ１０１に供給する。 - 特許庁

To provide a microcomputer with a built-in PLL, having a simple structure and a small exclusive circuit area, being capable of stopping input of a clock signal from an external oscillation circuit when detecting stop of the external oscillation circuit.例文帳に追加

簡単な構成でかつ小さな専有回路面積で、外部発振回路の停止を検出した際、外部発振回路からのクロック信号の入力を停止させることが可能なＰＬＬ内蔵マイクロコンピュータを得ること。 - 特許庁

A Genlock device includes a means (31) for inputting an external reference signal, means (32, 33, 34, 36, 39, 40, 41, 42, 44) for generating a master reference clock signal having a phase synchronized with the external reference signal, and a means (37) for storing a state of Genlock.例文帳に追加

ゲンロック装置は、外部の基準信号を入力する手段(31)と、外部の基準信号に位相同期するマスター基準クロック信号を生成する手段(32,33,34,36,39,40,41,42,44)と、ゲンロックの状態を記憶する手段(37)と、を備える。 - 特許庁

In the positive voltage power generating circuit 2, a flying capacitor C1 is connected between the external connecting terminals P1, P2, and the clock CPCLK3 is applied to one terminal of the flying capacitor C1 through the external connecting terminal P2.例文帳に追加

正電源発生回路２においては、外部接続端子Ｐ１，Ｐ２の間にフライングコンデンサＣ１が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１の一方の端子にクロックＣＰＣＬＫ３が印加される。 - 特許庁

To provide a clock synchronization circuit that reduces power consumption and cost by reducing the number of elements related to an external trigger signal and reducing time delay from the arrival of the external trigger signal to the rising of an output.例文帳に追加

外部トリガ信号に関連する素子数を低減し、外部トリガ信号の到来時から出力の立ち上げまでの時間遅れを低減し、且つ消費電力・コストを減少させるクロック同期回路を提供すること。 - 特許庁

To provide an external signal detection circuit and a real time clock capable of precisely adjusting detection timing of external signals and connection timing of a resistor, with lower power consumption and less load on CPU.例文帳に追加

低消費電力化を図るとともに、ＣＰＵの負荷を軽減し、外部信号の検出タイミングと抵抗の接続タイミングを高精度に調整可能な外部信号検出回路およびリアルタイムクロックを提供する。 - 特許庁

The microcomputer is provided with an external device discriminating means to discriminate an external device connected via an IC card interface part from a discrimination signal to be transmitted when the external device is set as a communicative state by supplying a power and a clock signal and initializing an operation for the external device and a memory contents changing means to perform content change of the memory by receiving data from the external device.例文帳に追加

ＩＣカードインタフェース部を介して接続する外部装置に対して電源及びクロック信号の供給と動作の初期化とを行って通信可能な状態に設定する際に送信される識別信号から外部装置を判別する外部装置判別手段と、この外部装置からデータを受信してメモリの内容変更を実行するメモリ内容変更手段とを備えた。 - 特許庁

In a high-speed operation mode, the semiconductor integrated circuit generates continuous internal clocks 35 as pulse signals by controlling ON/OFF of the transistor 602 based on the internal clock 35 in addition to the signal in which a delay is given to the external clock 31.例文帳に追加

また高速動作モード時、外部クロック３１に遅延を与えた信号に加え、さらに内部クロック３５に基づいてトランジスタ６０２のオンオフを制御することにより、連続した内部クロック３５をパルス信号として生成する。 - 特許庁

Thus, even when the length of one cycle of the control signals tx and ty in an output circuit is turned to be equivalent to one clock of the external clock CLK, parallelly inputted 2-bit data are successively and serially outputted.例文帳に追加

従って、出力回路における制御信号ｔ_x及びｔ_yの１周期の長さを外部クロックＣＬＫの１クロック分に相当させても、パラレルに入力された２ビットのデータを順次シリアルに出力することができる。 - 特許庁

On the other hand, local clock signals CLK_C, CLK_D from the external units of the semiconductor chip 2 are distributed from a local clock route buffer 8 at the center of the local region on the semiconductor chip 2 with the shape of a local tree in the local region.例文帳に追加

一方、半導体チップ２の外部からのローカルクロック信号ＣＬＫ＿Ｃ、ＣＬＫ＿Ｄは、半導体チップ２上ローカル領域内中央のローカルクロックルートバッファ８から、そのローカル領域内でローカルなツリー状に分配される。 - 特許庁

To provide a semiconductor memory device, which continuously outputs data synchronously with an external clock, in which a timing can be adjusted so as to simultaneously optimize a plurality of timings determined from one clock signal.例文帳に追加

外部クロックに同期して連続してデータを出力する半導体記憶装置であって、１つのクロック信号から定まる複数のタイミングを同時に最適化するようにタイミング調整することのできる半導体記憶装置を提供する。 - 特許庁

Accordingly, it becomes possible to confirm whether or not delay control of the delay line is being performed normally, by observing an external clock ext.CLT and an internal clock signal int.CLK outputted from an output buffer 60 at the time of a test.例文帳に追加

したがって、テスト時に出力バッファ６０から出力される内部クロック信号ｉｎｔ．ＣＬＫと外部クロックｅｘｔ．ＣＬＫとを観測することにより、遅延ラインの遅延制御が正常に行われているか否かを確認できる。 - 特許庁

A clock generating unit 7 is provided for generating an operational clock signal for a period, when communications can be conducted with external devices by transmitting data placed over the radio waves and a power- down signal for a period, when communications cannot be conducted, respectively, based on a control signal.例文帳に追加

データを電波に乗せて外部装置と通信可能な通信可能期間のための動作クロック信号と、非通信期間のためのパワーダウンクロック信号とをそれぞれ制御信号に基づいて生成するクロック生成部７を設ける。 - 特許庁

The external clock unit 3 then receives the operation mode signal and when detecting that the microcomputer unit 2 is set to the low power consumption operation mode, stops outputting the clock signal to the microcomputer unit 2 to shift to the low power consumption operation mode.例文帳に追加

そして、外部クロック部３は、その動作モード信号を受信し、マイコン部２が低消費電力動作モードに設定されたことを検出すると、マイコン部２へのクロック信号の出力を停止し、低消費電力動作モードに移行する。 - 特許庁

To provide a servo clock controller capable of reducing the power consumption of an LSI by employing a configuration where external disturbances on an actuator are small, and the operation clock frequency of a circuit for executing servo filter calculation is reduced when high servo responsiveness is unnecessary.例文帳に追加

ディスク装置でのサーボ処理では、どの様な状態でも同じスペックでサーボの処理を行っているので、アクチュエータに大きな外乱が発生しない時には、オーバースペックとなり、必要以上に消費電力が増加してしまう。 - 特許庁

An input output interface 4 receives an external clock signal SCLK and communicates communication data SIN comprising a prescribed number of frames in a prescribed bit number including the parity bit P synchronously with the clock signal by each bit with other electronic circuit.例文帳に追加

入出力インターフェース４は、外部からのクロック信号ＳＣＬＫを受け、これに同期してパリティビットＰを含む所定ビット数の所定数のフレームからなる通信データＳＩＮを、他の電子回路との間でビットごとに通信する。 - 特許庁

To provide a semiconductor integrated circuit and a semiconductor memory provided with this semiconductor integrated circuit such that an evaluation process is simplified and a manufacturing cost can be reduced by simplifying synchronization of an internal clock and an external clock.例文帳に追加

内部クロックと外部クロックとのシンクロナイゼーションを簡単化することにより、評価工程を簡単化し、製造コストを削減できる半導体集積回路及びこの半導体集積回路を備えた半導体メモリを提供すること。 - 特許庁

To provide a practical clock synchronizing circuit capable of synchronizing an inputted clock signal with an external trigger signal, simple in configuration and capable of outputting an inputted digital signal to be shaped into waveform with 50% of duty.例文帳に追加

入力クロック信号を外部トリガ信号に同期させることができる、構成が簡単で、しかも入力デジタル信号がデューティー５０％の波形に整形されて出力される実用的なクロック同期回路を提供することにある。 - 特許庁

Received audio data are outputted to an external device by using received syt time information and matching a reproduced time with a time of a cycle timer of a reception section in a reproduction timing clock synchronously with an input sampling clock at a transmitter side.例文帳に追加

受信されたオーディオデータを、受信されたｓｙｔの時刻情報を用いて、再生時刻を受信部のサイクルタイマの時刻に合わせ、かつ、送信側の入力サンプリングクロックに同期した再生タイミングクロックで、外部機器に出力する。 - 特許庁