「external delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The first external power supplies are used for the delay unit of the variable delay circuit of the DLL circuit to prevent power supply noise generated in the second external power supplies from being transmitted to the variable delay circuit.例文帳に追加

本発明では、ＤＬＬ回路の可変遅延回路の遅延ユニット部に上記第１の外部電源が利用され、第２の外部電源に発生する電源ノイズが可変遅延回路に伝わらないようにする。 - 特許庁

To realize high speed external output operation synchronized with an external clock signal with respect to suppression of clock delay.例文帳に追加

クロック遅延の抑制という観点より、外部クロック信号に同期する外部出力動作の高速化を実現する。 - 特許庁

To compensate for skew between an external clock and data or between the external clock and an internal clock by adopting single replica-delay unit.例文帳に追加

１つのレプリカ遅延部を採用して外部クロックとデータまたは外部クロックと内部クロック間のスキューを補償する。 - 特許庁

To provide a delay locked loop circuit which stably performs a delay locking operation regardless of level variation in an external power supply voltage.例文帳に追加

外部電源電圧のレベル変動とは関係なく安定的に遅延固定動作を行う遅延固定ループ回路を提供する。 - 特許庁

To eliminate the need for an additional delay element or a delay circuit in a test technique in which an external load is a communication control circuit.例文帳に追加

外部負荷を通信制御回路として入れたテスト手法に関して、追加の遅延素子・遅延回路を必要としない。 - 特許庁

To provide a phase locked loop for removing a waiting time related to external delay.例文帳に追加

外部遅延に関連する待ち時間を除去する位相同期ループ回路を提供する。 - 特許庁

An external measuring terminal is provided between an oscillation circuit and a frequency divider circuit of the delay circuit.例文帳に追加

遅延回路の発振回路と分周回路の間に外部測定端子を設ける。 - 特許庁

Transmission delay t1 to t0 occurs between an external clock and a main signal.例文帳に追加

外部クロックと主信号との間には、ｔ１−ｔ０の伝送遅延が生じている。 - 特許庁

The internal clocking CLK becomes a corrected internal clocking CK' via a delay circuit 32 having the delay quantity A, a delay unit array 33-1 to 33-n forming the delay quantity 2×Δ and a delay circuit 34 having the delay quantity D2, to be synchronized with the external clocking CK.例文帳に追加

この内部クロックＣＬＫは、遅延量Ａを有する遅延回路３２、遅延量２×Δを形成する遅延ユニットアレイ３３−１〜３３−ｎ及び遅延量Ｄ２を有する遅延回路３４を経由することにより、補正内部クロックＣＫ´となり、外部クロックＣＫに同期する。 - 特許庁

To provide a group delay adjustment circuit for tilting a group delay deviation characteristic without deteriorating a frequency band of an amplifier section and controlling a group delay deviation amount constant through external control and to provide a group delay adjustment system and a group delay adjustment method.例文帳に追加

増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる群遅延調整回路、群遅延調整システムおよび群遅延調整方法を提供する。 - 特許庁

Then, a delay time (hereinafter called required delay time) corresponding to t7 to t1 is given to the main signal to apply phase synchronization to the external clock.例文帳に追加

よって、ｔ７−ｔ１に相当する遅延時間（以下、所要遅延時間という）を主信号に与え、外部クロックと位相同期させる。 - 特許庁

To provide a delay synchronous circuit that is stably synchronized with an external clock where a load of a variable delay device is released at a high frequency oscillation.例文帳に追加

高周波動作時に可変遅延器の負荷を減少させ、外部クロックに安定的に同期する遅延同期回路を提供する。 - 特許庁

A delay circuit 120 generates ZCLK-PDD0 and ZCLK-PDD1 in which the ZCLK-PD0 and ZCLK-PD1 are delayed by Tc (feedback quantity of CLK-P relative to external clock+delay quantity of internal clock relative to external clock).例文帳に追加

遅延回路１２０は、ＺＣＬＫ＿ＰＤ０，ＺＬＣＫ＿ＰＤ１を、それぞれＴｃ（＝外部クロックに対するＣＬＫ＿Ｐの戻し量＋外部クロックに対する内部クロックの遅延量）だけ遅延させたＺＣＬＫ＿ＰＤＤ０，ＺＣＬＫ＿ＰＤＤ１を生成する。 - 特許庁

More preferably, the first external power source is utilized for the delay unit part of the variable delay circuit of the DLL circuit and the power source noise generated in the second external power source is prevented from being transmitted to the variable delay circuit.例文帳に追加

本発明では、より好ましくは、ＤＬＬ回路の可変遅延回路の遅延ユニット部に、上記の第１の外部電源が利用され、第２の外部電源に発生する電源ノイズが可変遅延回路に伝わらないようにする。 - 特許庁

To eliminate a delay of the recording of a generated external signal behind the generation of the external signal from an external device when a CPU is in a high-load state.例文帳に追加

ＣＰＵが高負荷状態であるときに、外部装置からの外部信号の発生と該発生した外部信号の記録との間に遅延が生じるのを無くす。 - 特許庁

To provide a sequence controller for reducing input delay even with respect to an AC external input signal.例文帳に追加

交流の外部入力信号でも入力遅れの少ないシーケンスコントローラを提供する。 - 特許庁

The DLL generates an internal clock by delaying an external clock in accordance with a delay control signal.例文帳に追加

ＤＬＬは、遅延制御信号に応じて外部クロックを遅延させて内部クロックを生じさせる。 - 特許庁

A process information holding section 510 holds I/O request delay time 512 of each external device.例文帳に追加

プロセス情報保持部５１０は、各外部装置について、Ｉ／Ｏ要求遅延時間５１２を保持する。 - 特許庁

The signal delay between both the terminals can be canceled by independently controlling the output signal delay between external output terminals 15, 16.例文帳に追加

外部出力端子１５、１６間の出力信号遅延を独立して制御することにより両端子間の信号遅延を解消できる。 - 特許庁

The phase control section 140 controls the delay time of the delay circuit 100 so that a feedback clock FBCLK and an external clock EXTCLK have the same phase.例文帳に追加

位相制御部１４０は、フィードバッククロックＦＢＣＬＫと外部クロックＥＸＴＣＬＫとが同位相となるように遅延回路１００の遅延時間を制御する。 - 特許庁

The operation delaying time of an output buffer different in accordance with an external load is measured to adjust the delay quantity of the second variable delay circuit in the feedback loop of the DLL circuit based on the operation delay time.例文帳に追加

外部負荷に応じて異なる出力バッファの動作遅延時間を測定し、その動作遅延時間に応じて、ＤＬＬ回路のフィードバックループ内の第２の可変遅延回路の遅延量を調整する。 - 特許庁

To obtain an integrated circuit device which is connected with an external circuit in accordance with the specification of an external LSI and an external memory without prolonging the design period in order to set the delay time of a signal.例文帳に追加

信号の遅延時間を設定するために、設計期間の増大などを招くことなく、外部ＬＳＩ及び外部メモリなどの仕様に合わせて、外部回路に接続することができる。 - 特許庁

An external load producing unit 23 produces an external dummy load 33 converted to a wire length or wire delay of the outside based on extracted external connection information 32.例文帳に追加

さらに、外部負荷生成手段２３が、抽出された外部接続情報３２に基づいて、外部の配線長又は配線遅延に変換した外部ダミー負荷３３を生成する。 - 特許庁

METHOD AND DEVICE FOR MEASURING THICKNESS OF COMPONENT HAVING EXTERNAL COATING BY USING IMPEDANCE MATCHING DELAY LINE例文帳に追加

インピーダンス整合遅延線を使用して外部被膜を有する部品の厚さを測定する方法及び装置 - 特許庁

To provide a karaoke machine capable of correctly grading singing ability without being affected by the signal delay of an external apparatus.例文帳に追加

外部機器の信号遅延に影響されずに正しく歌唱採点できるカラオケ装置を実現する。 - 特許庁

Consequently always correct data can be read from the external memory independently of the presence of a delay and its length.例文帳に追加

遅延の有無及び大小に関係なく、外部メモリから常に正しいデータが読み出せるようになる。 - 特許庁

The plurality of local external perturbations is changed based on other measured value of the group delay time difference.例文帳に追加

前記複数の局所外部摂動は、前記群遅延時間差の他の測定値によって変更される。 - 特許庁

The delay synchronous circuit is provided with a phase detector that detects a phase difference between an external clock and an internal clock, a delay device control section that generates a control signal in response to an output of the phase detector, and a variable delay device that delays the external clock in response to the control signal to generate the internal clock synchronously with the external clock.例文帳に追加

外部クロックと内部クロックとの位相差を検出する位相検出器と、位相検出器の出力に応答して制御信号を発生する遅延器制御部と、制御信号に応答して外部クロックを遅延させて外部クロックに同期した内部クロックを発生する可変遅延器とを具備する。 - 特許庁

The signal phase/frequency control module receives and compares the delay parameters to determine an external environmental PVT condition for an absolute time delay generating device, so as to control and correct a delay timing generator, thereby generating accurate absolute time delay.例文帳に追加

信号位相／周波数制御モジュールは各遅延パラメータを受けて対照し、絶対遅延時間発生装置の外部環境のＰＶＴ状態を検出し、遅延時間発生器を制御して補正することにより、正確な絶対遅延時間を発生する。 - 特許庁

The main CPU 101a outputs the external information 1 from a time when starting the special game and outputs the external information 2 after a predetermined time delay.例文帳に追加

そして、メインＣＰＵ１０１ａは、外部情報１を特別遊技の開始のときから出力し、外部情報２を所定時間遅延させて出力する。 - 特許庁

To accurately decide an external fault even if saturation of CT is generated due to the external fault and to reduce delay of decision for an internal fault.例文帳に追加

外部故障でＣＴの飽和が発生しても正しく外部故障の判定ができ、また内部故障に対して判定遅れが小さくなるようにする。 - 特許庁

To provide a data processor including an external bus interface function which can easily set delay in clock-synchronized data reading from a plurality of external devices having different analog characteristics of external interfaces respectively, has high adaptability and can quickly switch delay time.例文帳に追加

外部インタフェースのアナログ特性が異なる複数の外部デバイスに対するクロック同期のデータリードにおける遅延設定が容易で融通性も高く、遅延時間の切換えを高速に行なうことができる外部バスインタフェース機能を備えたデータプロセッサを提供する。 - 特許庁

The semiconductor device has: a first delay circuit block which generates a timing signal for a circuit block for working in a column cycle time determined by an external input command cycle; and a second delay circuit block whose total delay is adjusted to a difference between the column cycle time and the access time determined by the external clock and latency.例文帳に追加

外部入力コマンドサイクルによって決まるカラムサイクル時間で動作するべき回路ブロックのタイミング信号を発生する第１の遅延回路ブロックと、全体の遅延量が外部クロックとレイテンシで決まるアクセス時間とカラムサイクル時間の差に調節される第２の遅延回路ブロックを有する。 - 特許庁

The circuit SMDF11 has a circuit (FDA11, MCC11) for detecting a phase difference between the internal clock and the external clock and a delay circuit DCL11 capable of controlling delay quantity and the delay circuit can change the delay quantity by the detected phase difference.例文帳に追加

タイミング制御回路は、内部クロックと外部クロックの位相差を検出する回路（ＦＤＡ１１，ＭＣＣ１）と遅延量が制御可能な遅延回路（ＤＣＬ１１）を有し、遅延回路は前記検出された位相差により遅延量を変えられるようになっている。 - 特許庁

To apply a screen whose display is updated at all times in a main body display device to an external display device without delay.例文帳に追加

本体表示器において随時に表示更新される画面を遅滞なく外部表示器にも反映させる。 - 特許庁

To prevent processing delay in memory access by directly accessing the memories of a plurality of microcomputers from one external tool.例文帳に追加

１つの外部ツールから複数のマイクロコンピュータのメモリを直接アクセスし、メモリアクセスの際の処理遅れを防止する。 - 特許庁

A value of an external delay replica 50 is fixed and set by assuming the maximum value of the number of devices to be coped with.例文帳に追加

対応すべきデバイス搭載数の最大値を想定して、外部ディレイレプリカ５０の値を固定設定する。 - 特許庁

The delay lock loop in a DDR DRAM is locked by the external clock signals and generates internal interleaved clock signals.例文帳に追加

ＤＤＲ ＤＲＡＭ内の遅延ロックループは、外部クロック信号にロックされ、内部インタリーブクロック信号を発生させる。 - 特許庁

The delay synchronizing loop circuit is linked to a duty cycle corrector for correcting the duty cycle of an external clock signal.例文帳に追加

遅延同期ループ回路は外部クロック信号のデューティサイクルを補正するデューティサイクル補正器に連結される。 - 特許庁

In accordance with the detected process state, a variable delay circuit is controlled and a delay time of at least either an internal synchronizing signal or an external synchronizing signal is regulated.例文帳に追加

検出したプロセス状態に応じて可変遅延回路を制御し、内部同期信号および外部同期信号の少なくともいずれかの遅延時間を調整する。 - 特許庁

To provide a delay correction system and its method which correct a delay between signals input to each of two controllers connected by an external bus with each other.例文帳に追加

外部バスで接続された二つの制御装置のそれぞれに入力される信号間の遅延を補正する遅延補正システム及び遅延補正方法を提供すること。 - 特許庁

To ensure safety by a method wherein a delay-action ammunition during the occurrence of a delay start phenomenon is positioned in a chain plug by controlling a motor for an external drive part.例文帳に追加

本発明は、外部駆動部のモータを制御して遅発現象発生時の遅発弾薬を鎖栓内に位置させて安全の確保をすることを目的とする。 - 特許庁

The 2nd internal clock generating circuit 16 detects the phase difference between the 1st and 2nd external clock signals CLK and /CLK and a variable delay circuit 30 adds a delay quantity corresponding to the phase difference to the 1st internal clock signal CLK1 to generate the 2nd internal clock signal /CLK1.例文帳に追加

本発明のクロック発生回路は、相補な第１及び第２の外部クロック信号と同期する第１及び第２の内部クロック信号を生成する。 - 特許庁

The phase detector is used for detecting a phase difference between the external clock signal and an internal clock signal output from the delay line by comparing the phase of the internal clock signal output from the delay line with a phase of the external clock signal.例文帳に追加

位相検出器は、前記外部クロック信号の位相と前記遅延ラインから出力される内部クロック信号の位相とを比較し、外部クロック信号と遅延ラインから出力される内部クロック信号間の位相差を検出する。 - 特許庁

By this configuration, fixed output swing width and stable time delay can be maintain, irrespective of variance of voltage level of the external input signal or the external reference signal.例文帳に追加

これにより、外部入力信号または外部基準信号の電圧レベルの変化に関係なく、一定した出力スイング幅と安定した遅延時間とを維持できる。 - 特許庁