「external delay」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide an ultrasonic diagnostic equipment capable of reducing the capacity of an external memory, and improving the delay accuracy related to focusing ultrasonic beams.例文帳に追加

外部メモリの容量を低減すると共に、超音波ビームの集束に係る遅延精度を向上させることを可能とする超音波診断装置を提供する。 - 特許庁

To improve the relative delay of the leading edge and trailing edge of an internal signal from the edge of an external signal generated when it is amplified in an input circuit which generates the internal signal responding to the external signal.例文帳に追加

外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善する。 - 特許庁

An external temperature sensor causes delay in temperature change responsiveness, and when the temperature of the heating roller 5 is controlled on the basis of the output of the external temperature sensor, overshoot occurs and trouble called ripple, with which the temperature is not fixed, occurs.例文帳に追加

外部の温度センサでは温度変化応答性に遅れがあり、その出力をもとに加熱ローラ５の温度制御をすると、オーバシュートが発生してリップルと呼ばれる温度が一定にならない不具合が発生する。 - 特許庁

To provide a clock synchronization circuit that reduces power consumption and cost by reducing the number of elements related to an external trigger signal and reducing time delay from the arrival of the external trigger signal to the rising of an output.例文帳に追加

外部トリガ信号に関連する素子数を低減し、外部トリガ信号の到来時から出力の立ち上げまでの時間遅れを低減し、且つ消費電力・コストを減少させるクロック同期回路を提供すること。 - 特許庁

To desirably extend a response delay transfer time in an extension telephone at the arrival of an incoming call from an external telephone arrived in the extension telephone connected to an exchange with a response delay transfer function.例文帳に追加

応答遅延転送機能を有する交換機に接続される内線電話装置に対する外部電話装置からの着呼時に、当該内線電話装置における応答遅延転送時間を所望に応じて延長し得るようにする。 - 特許庁

Accordingly, it becomes possible to confirm whether or not delay control of the delay line is being performed normally, by observing an external clock ext.CLT and an internal clock signal int.CLK outputted from an output buffer 60 at the time of a test.例文帳に追加

したがって、テスト時に出力バッファ６０から出力される内部クロック信号ｉｎｔ．ＣＬＫと外部クロックｅｘｔ．ＣＬＫとを観測することにより、遅延ラインの遅延制御が正常に行われているか否かを確認できる。 - 特許庁

To provide a signal delay correction circuit which performs a circuit operation such as output of data following the delay of a reference signal for inputting/outputting a data signal even when the reference signal is delayed due to the influence of an external load, etc.例文帳に追加

外部負荷等の影響により、データ信号を入出力するための基準信号が遅延しても、この遅延に追従してデータの出力等の回路動作を行う信号遅延補正回路を提供することを目的とする。 - 特許庁

Since the timing of pulse change which is represented by reset release can be set to be variable by an external resistive element, no such delay time as depends on the time constant that uses a large external capacitive element is required, resulting in no shorter time delay before the pulse change represented by reset release at the time of momentary interruption of power supply.例文帳に追加

外付け抵抗素子によってリセット解除に代表されるパルス変化のタイミングを可変に設定することができ、それは、大きな外付け容量素子を用いる時定数に依存する遅延時間を必要とせず、故に、電源瞬停時にリセット解除に代表されるパルス変化までの遅延時間は短くならない。 - 特許庁

A delay control circuit 6 for generating a delay control signal comprising a digital value DCTRL [n:0] for controlling a delay value is provided on a side of a central control circuit 2 for generating a reference signal actCLK on the basis of an external clock extCLK, and the central control circuit 2 supplies the reference signal and the delay control signal to a local control circuit 3.例文帳に追加

外部クロックｅｘｔＣＬＫに基づき基準信号ａｃｔＣＬＫを生成する中央制御回路２側に、遅延値を制御するディジタル値ＤＣＴＲＬ［ｎ：０］からなる遅延制御信号を生成する遅延制御回路６を設け、中央制御回路２からローカル制御回路３に対して基準信号と遅延制御信号とを供給する。 - 特許庁

To suppress possibility of shortening delay time before pulse change which is represented by reset release at the time of momentary interruption of power supply, by setting the delay time without depending on the time constant based on a large external capacitive element, and easily changing the delay time of pulse change represented by reset release by a user on an implementation system.例文帳に追加

大きな外付け容量素子による時定数に依存することなく遅延時間を設定でき、ユーザが実装システム上でリセット解除に代表されるパルス変化の遅延時間を容易に変更する事ができ、電源瞬停時にリセット解除に代表されるパルス変化までの遅延時間が短くなる虞を抑制する。 - 特許庁

Delay control terminals r1325 and w1326 for adjusting the delay amount of delay circuits A1316 and B1317 are adjusted with respect to the feed-back clock 137 and the reading clock 136 so that arrangement is performed to an optimum position with the minimum external change even in the case of a different frequency.例文帳に追加

フィードバッククロック１３７とリードクロック１３６に対し、遅延回路Ａ１３１６、遅延回路Ｂ１３１７の遅延量を調節できる遅延制御端子ｒ１３２５、遅延制御端子ｗ１３２６を調整する事により、異なる周波数でも、外部の変更を最小限で最適位置に調整する。 - 特許庁

The controller inside the processor transfers at least a part of the display data in the external memory to the internal memory inside the processor, if the delay time exceeds a preset threshold when reading in the display data from the external memory outside the processor.例文帳に追加

プロセッサ内部の制御手段は、プロセッサ外部の外部メモリからの表示データ読み込みの遅延時間が予め定められた閾値を越えると、その外部メモリ内の表示データの少なくとも一部をプロセッサ内部の内部メモリに転送する。 - 特許庁

To speed up transmission of an external interrupt to a guest operating system (OS) on a virtual machine, and to eliminate delay of inter-processor interrupt transmission for the guest OS, in external interrupt control of a virtual machine monitor (VMM) of a virtual machine system.例文帳に追加

仮想計算機システムの仮想計算機モニタ（ＶＭＭ）の外部割込み制御において、仮想計算機上のゲストオペレーティングシステム（ＯＳ）への外部割込みの伝達を速くし、ゲストＯＳのプロセッサ間割り込み送信の遅れをなくす。 - 特許庁

It is possible to control from outside a shift registor 56 which outputs a delay control signal for a delay line, by a phase comparator 194 and an address buffer 192 for a test mode which takes in an external address as a control signal, in a test mode.例文帳に追加

テストモードにおいて、外部アドレスを制御信号として取り込むテストモード用アドレスバッファ１９２、位相比較器１９４によって、遅延ラインの遅延量制御制御信号を出力するシフトレジスタ５６を外部から制御可能とする。 - 特許庁

The delay line is used for delaying an external clock signal through a selected unit delayer in response to a control signal, while including many unit delayers connected in series.例文帳に追加

遅延ラインは、直列連結された多数の単位遅延器を含んで制御信号に応答して選択される単位遅延器を通じて外部クロック信号を遅延させる。 - 特許庁

A phase comparing circuit compares a phase of the external clock signal with a phase of the adjusted clock signal, and outputs a phase adjusting signal adjusting a delay time of the phase adjusting circuit.例文帳に追加

位相比較回路は、外部クロック信号と調整クロック信号との位相を比較し、位相調整回路の遅延時間を調整する位相調整信号を出力する。 - 特許庁

To provide a bidding system, capable of preventing an increase of loads of a server with the delay of data transfer, and an increase of an information amount caused by the utilization of an external network.例文帳に追加

外部ネットワークを利用することによるデータ転送の遅延や情報量の増大に伴うサーバの負荷の増大を防止できるせりシステムを提供する。 - 特許庁

An output delay time Δt caused in an external apparatus (a digital television 300) by the time difference between a music playing output and a television sound output is detected prior to the karaoke singing performance.例文帳に追加

カラオケ演奏に先立って曲演奏出力とテレビ音声出力との時間差から外部機器（デジタルテレビ３００）で生じる出力遅延時間Δｔを検出する。 - 特許庁

In an actual speed test, a selector 2 selects and outputs a clock input signal inputted from the delay section 3, from between the clock input signal and an input signal from an external terminal.例文帳に追加

セレクタ２は、実速度試験時、遅延部３からのクロック入力信号と外部端子からの入力信号の中から前記クロック入力信号を選択して出力する。 - 特許庁

Synchronously with an internal clock signal from a clock driver 64, the reference clock signal is latched and output to an external output terminal 34 as a phase advance/delay signal.例文帳に追加

クロックドライバ６４からの内部クロック信号に同期して、参照クロック信号をラッチし、外部出力端子３４へ位相進み遅れ信号として出力する。 - 特許庁

The present invention comprises: a counter unit which receives an external clock and a delay locked loop clock and starts counting the number of toggles of each of the clocks from a set value; and a comparison control unit which compares the external clock count value with the delay locked loop count value in response to an on-die termination instruction signal and controls the operation of on-die termination in accordance with the values.例文帳に追加

外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。 - 特許庁

This display device has one or more inverter circuits for adjusting a delay time between an external clock signal input parts T1, T2 for inputting external clock signals CKH1, CKH2, and a sampling signal generating circuit (shift register) on a substrate 10, and selects only a necessary inverter circuit from them, and connects it to delay a sampling timing of a video signal.例文帳に追加

基板１０上に、外部からのクロック信号ＣＫＨ１，ＣＫＨ２を入力する外部クロック入力部Ｔ１，Ｔ２と、サンプリング信号作成回路（シフトレジスタ）との間に、遅延時間を調整する１以上のインバータ回路を有し、このうち必要なインバータ回路のみを選択し接続して、映像信号のサンプリングタイミングを遅延させる。 - 特許庁

The semiconductor device 100 is provided with an external clock signal input terminal 101, external reset signal input terminal 102, input driver 103, an input driver 104, flip-flop 105, a delay element 106, 1/n counter 107, output driver 108, and external output terminal 109.例文帳に追加

本発明の半導体装置１００は、外部クロック信号入力端子１０１と、外部リセット信号入力端子１０２と、入力ドライバ１０３と、入力ドライバ１０４と、フリップフロップ１０５と、ディレイ素子１０６と、１／ｎカウンタ１０７と、出力ドライバ１０８と、外部出力端子１０９と、を備えている。 - 特許庁

The frequency of an external clock signal is detected and a rough delay is preliminarily adjusted at the time of a DLL circuit operation, thereby enabling a feedback operation of the DLL circuit to be ended in a short time and a circuit area of a delay line to be reduced.例文帳に追加

外部クロック信号の周波数を検出してＤＬＬ回路動作時に概略的な遅延を予め調節することにより、ＤＬＬ回路のフィードバック動作を短時間内に終結させ、かつ遅延ラインの回路面積を減少させることができる構成とした。 - 特許庁

To provide a parallel use type electronic timer switch characterized by that one electronic timer switch functions as a long-time timer and a short- time delay timer and while the long-time timer is actuated with an internal operation switch, the short-time delay timer is actuated with an external mechanical switch.例文帳に追加

１個の電子式タイマースイッチが長時間タイマーと短時間型遅動タイマーの機能を有し、長時間タイマーは内蔵の操作スイッチで起動し、短時間型遅動タイマーは外付けの機械スイッチで起動する並列使用型電子タイマースイッチを提供すること。 - 特許庁

To provide a delay circuit that can be set a very small delay time with respect to an input signal with high accuracy without being affected by a manufacture process for each product or each semiconductor circuit while being hardly affected by external factors such as an environmental change.例文帳に追加

製品ごとあるいは半導体回路ごとの製造プロセスに影響されずに、また、環境変化等の外部要因に影響されにくく、入力信号に対して微少な遅延時間を高精度に設定することができる遅延回路を提供することにある。 - 特許庁

To provide a storage device and an electric power control method for preventing operation delay of a drive, while keeping constant electric power supplied from an external electric power source to the storage device.例文帳に追加

外部電源からストレージ装置に供給される電力を一定に保ちつつ、ドライブの稼動遅延を回避可能とするストレージ装置、及び電力制御方法を提案する。 - 特許庁

To provide a semiconductor device which can operates a delay part without using any external clock and can be constituted without increasing in circuit scale even when extremely long pulse width is necessary.例文帳に追加

外部クロックを用いずにディレイ部を動作することができ、極端に長いパルス幅が必要なときでも回路規模を大きくすることなく構成可能な半導体装置を提供する。 - 特許庁

To minimize a delay in the arrival timing of voice packets and a packet loss in the case of utilizing an external communication network for packet transmission to make voice communication.例文帳に追加

パケット伝送を行なう外部通信ネットワークを利用して音声通信を行なう場合に、音声パケットの到着タイミングの遅延及びパケットロスを最小限に抑えることが可能とする。 - 特許庁

To increase the operation speed by not only shortening delay of an internal clock relative to an external clock as much as possible but also eliminating a need of a clock CDK for dot interleaved data.例文帳に追加

外部クロックに対する内部クロックの遅延を可能な限り小さくすることに加えて、ドットインターリーブしたデータ用のクロックＣＤＫを必要としないようにして、動作速度を高める。 - 特許庁

To favorably maintain an impact absorbing property of a robot regardless of the situation when an external force is applied to the robot and to restrain occurrence of vibration due to delay of the operation of the robot.例文帳に追加

ロボットに外力が作用したときに、状況に拘らずロボットの衝撃吸収性能を良好に保持できるとともに、ロボットの動作遅れによる振動の発生を抑制する。 - 特許庁

Exhaust recirculation (external exhaust recirculation) through the exhaust recirculation mechanism is stopped (S17, S22) from fuel cut operation end to elapse of the EGR delay time TEGRDLY.例文帳に追加

フュエルカット運転終了時点からＥＧＲ遅延時間ＴＥＧＲＤＬＹが経過するまでは、排気還流機構を介した排気還流（外部排気還流）を停止する（Ｓ１７，Ｓ２２）。 - 特許庁

The phase control means synchronizes the phase of a 1st signal to be an external input signal with that of a 2nd signal obtained by delaying the input signal by a prescribed delay value.例文帳に追加

位相調整手段は、外部からの入力信号である第１信号と該入力信号を所定の遅延量で遅延させてなる第２信号との間で位相の同期をとる。 - 特許庁

To make fast the external output operation synchronized with a clock signal from points of view of eliminating an output operation delay due to a level converting circuit and maintaining high withstand voltage of an output buffer.例文帳に追加

レベル変換回路による出力動作遅延の解消と出力バッファの高耐圧維持という観点より、クロック信号に同期する外部出力動作の高速化を実現する。 - 特許庁

The switch circuits SW1 to SW4 of the 1st to 4th delay circuits 15 to 18 are selected according to 1st and 2nd specification signals A1 and A2 generated with an external command and then turned on.例文帳に追加

第１〜第４の遅延回路１５〜１８のスイッチ回路SW1 〜SW4 は、外部コマンドで作られた第１及び第２指定信号A1，A2に基づいて選択されその選択されたスイッチがオンされる。 - 特許庁

To provide a control device for mobile robot which reduces the influence of the delay of position estimation processing based on an external sensor, can be positioned accurately to a target position, uses many external sensors or position estimation processing algorithm, without needing any additional cost.例文帳に追加

外界センサにもとづく位置推定処理の遅れの影響を軽減し，目標位置への正確な位置決めを可能とし，多くの外界センサや位置推定処理アルゴリズムを利用可能であり，なおかつ追加コストのかからない移動ロボットの制御装置を提供する。 - 特許庁

An optical signal packet which is inputted from an external input port is sent out from an optical multiplexing demultiplexing circuit to an optical delay circuit through an optical gate circuit and the packet which is delayed as required is outputted from the optical gate circuit to the outside through an external output port.例文帳に追加

外部入力ポートから入力された光信号パケットは、光合分岐回路より光ゲート回路を通って光遅延回路に送出され、必要な遅延を受けたパケットは光ゲート回路より外部出力ポートを通って外部に出力される。 - 特許庁

Even though an external address including noise is latched to start a reading operation on the basis of the latched address, and since it is possible to do the reading operation again when the external address returns to a normal state, it is possible to prevent a malfunction and prevent access delay.例文帳に追加

ノイズを含む外部アドレスをラッチし、そのラッチアドレスに基づいて読出し動作を開始しても、外部アドレスが正常に戻った際に再び読出動作をやり直すことが可能になるので、誤動作を防ぐことが可能になるとともに、アクセス遅延を防ぐことができる。 - 特許庁

Consequently, the internal clock signal ICLK rises with the certain delay time ΔT2 after the external clock signal ECLK rises, so the input of a data input signal DIS to the flip-flop circuit 10 can be delayed by the delay time ΔT2.例文帳に追加

これにより、外部クロック信号ＥＣＬＫが立ち上がってから、一定の遅延時間ΔＴ２をおいて内部クロック信号ＩＣＬＫが立ち上がるようにすることができるため、フリップフロップ回路１０におけるデータ入力信号ＤＩＳの取り込みを、遅延時間ΔＴ２分だけ遅くすることができる。 - 特許庁

The self-timed delay element includes: a ring oscillator that generates an internal clock signal; and a signal delay circuit section in which the clock signal generated by the ring oscillator is applied to a counter and an external input signal is delayed by a determined clock cycle.例文帳に追加

本発明に係る自己タイミング遅延素子は、内部クロック信号を発生させるリング発振器（ring oscillator）、および前記リング発振器によって発生されたクロック信号をカウンターに印加し、定められたクロック周期だけ外部入力信号を遅延させる信号遅延回路部を備える。 - 特許庁

A control signal 215 of a read request is outputted to the external storage via an output I/O pad, and the delay of the control signal 215 is adjusted to a feedback control signal 233 that is fed back and inputted from an input I/O pad 265b by using a delay device 230.例文帳に追加

外部記憶装置に対して読み出し要求の制御信号２１５を、出力Ｉ／Ｏパッドを介して出力し、これを入力Ｉ／Ｏパッド２６５ｂから帰還入力した帰還制御信号２３３に対して遅延装置２３０を用いて遅延調整を行う。 - 特許庁

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine.例文帳に追加

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。 - 特許庁

When triggered by an external tool/different device 86, a measurement module 84 adjacent to a task control part 81 measures delay times caused for each event, and records the measurements in a level determining measurement table by measurement patterns to allow them to be output to the external tool/different device 86.例文帳に追加

外部ツール／他装置８６よりトリガを与えることにより、タスク制御部８１に隣接する測定モジュール８４にて各イベント毎に発生した遅延時間を計測し、測定結果をレベル判定用測定テーブルに測定パターン毎に記録し、外部ツール／他装置８６に対する出力を可能とする。 - 特許庁

A sampling pulse width is wider than the pulse widths of the two external input signals, and the output periods of the two external input signals are completely included in the output period of the sampling pulse, therefore, even if a slight delay occurs on the sampling pulse, it does not have an influence on the timing for the holding but it is possible to easily decide the timing for the holding.例文帳に追加

サンプリングパルス幅は、外部入力の２信号のパルス幅よりも広く、かつサンプリングパルスの出力期間に外部入力の２信号の出力期間は完全に含まれるため、少々の遅延が生じても、保持タイミングに影響せず、容易に保持タイミングを決定出来る。 - 特許庁

To solve a problem that an area coverage modulation system has in relation to the mounting cost for an external IC and to solve the problem that a clock signal is delayed behind a start pulse signal when a signal is input from the external IC without providing a delay circuit to an input part of a driver.例文帳に追加

面積階調方式における外付けＩＣの実装コストの問題、さらに外付けＩＣから信号を入力する場合、スタートパルス信号よりもクロック信号が遅延してしまう問題を、ドライバーの入力部に遅延回路を設けることなく、提供することを課題とする。 - 特許庁