「external delay」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a differential protective relay device for suppressing a delay of operation output in a sound phase even if a failure develops from a one-phase external failure to an another-phase internal failure.例文帳に追加

１相外部故障から他相内部故障へと故障進展した場合であっても、健全相における動作出力の遅れを抑制することができる差動保護継電装置を提供すること。 - 特許庁

A first delay synchronizing circuit generates a first clock signal by delaying the external clock signal just for first prescribed time in response to the output signal of the duty cycle corrector and a feedback clock signal.例文帳に追加

第１遅延同期回路はデューティサイクル補正器の出力信号及びフィードバッククロック信号に応答して外部クロック信号を第１所定時間だけ遅延させて第１クロック信号を発生する。 - 特許庁

To provide a mobile packet communication system where mobile communication terminals can transmit/receive packet data in one mobile packet network not through an external network so as to reduce missing or delay or the like of packet data.例文帳に追加

同一の移動体パケット網内における移動通信端末装置間のパケットデータの送受信を外部のネットワークを経由せずに行えるようにし、パケットデータの紛失や遅延等を軽減する。 - 特許庁

In order to select either one of the same polarity clock or the reversed polarity clock, a phase for the delay feedback clock is compared with the phase for the external clock inputted externally.例文帳に追加

前記同極性クロック及び逆極性クロックのうちのいずれか一つを選択するために、前記遅延フィードバッククロックの位相と外部から入力される前記外部クロックの位相とを比較する。 - 特許庁

In the clock generation circuit, a DPPL circuit is provided with a VCO 300 for converting a reference clock inputted from the external into multiplied frequency and inputting the converted frequency to a delay circuit 110.例文帳に追加

この出願に開示されたクロック生成回路は、ＤＰＰＬ回路に、外部入力の基準クロックを逓倍の周波数に変換して遅延ゲート１１０に入力するＶＣＯ３００を設ける。 - 特許庁

To provide a configuration for a source drive circuit for an image display device, wherein an input timing margin is large, an output delay time is small and the need for addition of a control signal from an external control circuit can be dispensed with.例文帳に追加

画像表示装置のソース駆動回路において、入力タイミングマージンが大きく、出力遅延時間が小さく、かつ外部制御回路からの制御信号の追加が不要な構成を提供する。 - 特許庁

The clock adjustment part 15 changes the phase of a supply clock HS2CK on the basis of the delay control signals ASEL, generates external clocks RP2CK, GP2CK and BP2CK and supplies them to the image pickup sensors 2R, 2G and 2B.例文帳に追加

クロック調整部１５は、遅延制御信号ＡＳＥＬに基づいて供給クロックＨＳ２ＣＫの位相を変化させて外部クロックＲＰ２ＣＫ，ＧＰ２ＣＫ，ＢＰ２ＣＫを生成し、撮像センサ２Ｒ，２Ｇ，２Ｂに供給する。 - 特許庁

To acquire a whole circumferential image with a sufficient scenery for obtaining external spatial information, simultaneously detecting directional information on an omnidirectional image in time series with a small delay in measurement and high precision.例文帳に追加

時系列の全方位画像の方位情報を計測遅延の少なく、かつ、高精度に検出するとともに、外界の空間情報を獲得するのに十分な景観の全周囲画像を取得する。 - 特許庁

To provide an on-chip test circuit which can output the measurement result of internal delay time of an access time or the like of a semiconductor memory apparatus to the outside and does not require a test function having high performance for the external tester.例文帳に追加

半導体記憶装置のアクセスタイム等の内部遅延時間を測定して当該結果を外部に出力可能で、外部テスタに対し高性能なテスト機能を要求しないオンチップテスト回路を提供する。 - 特許庁

A packet transmission timing calculator 35 calculates transmission timing of the packet using the standard time shown by the standard timer 31, the time stamp, and the correction value, and outputs the packet in a delay time set from the external part.例文帳に追加

パケット送信タイミング算出部３５は、基準タイマ３１が示す基準時間、タイムスタンプ及び補正値にもとづき、パケットの送信タイミングを算出し、外部から設定された遅延時間でパケットを出力する。 - 特許庁

Data is outputted from a terminal DQn by the prescribed time decided by a delay circuit 108 basing on rise of an internal clock signal ICLK generated by doubling a frequency of an external clock signal 2 for one data as reference.例文帳に追加

１データにつき、外部クロック信号を２逓倍して発生した内部クロック信号ＩＣＬＫの立上がりを基準として遅延回路１０８で定められる所定の時間だけ端子ＤＱｎからデータ出力を行なう。 - 特許庁

Wiring delay in a signal wiring is improved by connecting the internal block 13 to the repeater cell 16 through the wiring 15 and connecting the repeater cell 16 to the external terminal block 18 through the wiring 17.例文帳に追加

内部ブロック１３から、配線１５を介してリピータセル１６に接続し、リピータセル１６から配線１７を介して、外部端子ブロック１８に接続することによって、信号配線における配線遅延の改善を図る。 - 特許庁

To efficiently adjust optical phase difference between optical waveguides of each delay interferometer in a short period of time during starting, switching of optical signals and variation of an external condition in an optical DQPSK (Differential Quadrature Phase Shift Keying) receiver.例文帳に追加

光ＤＱＰＳＫ受信機において、起動時や光信号の切り替え時や外部条件の変動時に、各遅延干渉計の光導波路間の光位相差を効率よく短時間で調節すること。 - 特許庁

The method includes introduction of a plurality of local external perturbations in the optical fiber, and a group delay time difference is used as standard measuring technique after the optical fiber is allowed to reach to a stationary condition.例文帳に追加

この方法は、光ファイバにおける複数の局所外部摂動の導入を含み、前記光ファイバが定常状態に到達することを許可された後、次に、群遅延時間差が標準の測定技術に使用される。 - 特許庁

Then the control circuit 33 generates the control signal S13 to allow the auxiliary circuit 34 to supplement the operation of the buffer circuit 31 while a level of the external output signal O12 differs from a level of the delay signal S12.例文帳に追加

そして、制御回路３３は、外部出力信号Ｏ１２と遅延信号Ｓ１２のレベルが相違する間、補助回路３４がバッファ回路３１の動作を補うように制御信号Ｓ１３を生成する。 - 特許庁

According to this, a means for changing the fetching timing at an optional time according to the signal delay by an external condition change of the semiconductor can be obtained to realize a precise adjustment of data fetching timing.例文帳に追加

これにより半導体外部の条件変化による信号遅延に応じて任意の時間に取り込みタイミングを変更する手段を得ることができ、精度の高いデータ取り込みタイミング調整を実現することができる。 - 特許庁

To provide a resistance value correcting circuit which corrects a resistance value of a resistor formed in a semiconductor integrated circuit by comparing delay amounts of signals outputted from an external reference resistor and the resistor formed in the semiconductor integrated circuit.例文帳に追加

外付けの基準抵抗と半導体集積回路に形成した抵抗の遅延量を比較して、半導体集積回路に形成した抵抗の抵抗値を補正する抵抗値補正回路を提供する。 - 特許庁

To provide an image processor, capable of detecting a connector contact failure of a data terminal of an external storage medium to avoid delay of start time, and a control method, an image processor boot program and a storage medium therefor.例文帳に追加

外部記憶媒体のデータ端子のコネクタ接触不良を検出し、起動時間の遅延を避けることが出来る画像処理装置、制御方法、画像処理装置起動プログラム及び記憶媒体を提供する。 - 特許庁

As the pitch information and the vibrato information of the singing voice, and the grade evaluation comparison information are synchronized, grading singing ability can be made correctly without being affected by the signal delay of the external apparatus (the digital television 300).例文帳に追加

これにより、歌唱音のピッチ情報およびビブラート情報と採点評価比較情報とが同期する結果、外部機器（デジタルテレビ３００）の信号遅延に影響されずに正しく歌唱採点する個とが可能になる。 - 特許庁

By performing the output latch operation of the latch circuit receiving a clock signal from the outside, it becomes possible to reduce the influence of internal clock delay in the output operation synchronized with the external clock signal.例文帳に追加

前記ラッチ回路が外部からのクロック信号を受けて出力ラッチ動作を行なうことにより、外部クロック信号に同期する出力動作において内部クロック遅延の影響を小さくすることが可能になる。 - 特許庁

To provide an internal power source voltage generating device for a semiconductor memory device in which delay of generation of internal power source voltage is prevented by generating initial ramp-up voltage being higher than external power source of low voltage in power up operation when external power source voltage of low voltage is supplied to a semiconductor memory device.例文帳に追加

低電圧の外部電源電圧が半導体メモリ素子に供給された場合のパワーアップ動作時に、低電圧の外部電源電圧より高い初期ランプアップ電圧を生成させることにより内部電源電圧の発生の遅延を防止した、半導体メモリ素子の内部電源電圧発生装置を提供すること。 - 特許庁

When releasing an external requirement from an external system element for requiring torque limitation, a target Pi is calculated by performing primary delay processing so as to be gradually transferred to an accelerator requirement Pia, and when an absolute value of subtracting the target Pi from the accelerator requirement Pia becomes predetermined deviation or smaller, the accelerator requirement Pia is set as the target Pi (S16-S20).例文帳に追加

トルク制限要求を行う外部システム要素からの外部要求が解除された場合には、アクセル要求Ｐiaに徐々に移行するように一次遅れ処理し目標Ｐiを算出し、更に、アクセル要求Ｐiaから目標Ｐiを減算した絶対値が所定偏差以下になると、アクセル要求Ｐiaを目標Ｐiとする(S16〜S20)。 - 特許庁

To provide a two-terminal self-timed delay element without needing any external reset input by generating a self-timed reset signal while using a ring oscillator internally and using a flip-flop for delaying an input signal with a clock signal of the ring oscillator as a reference, with respect to a self-timed delay element based on the ring oscillator.例文帳に追加

本発明は、リング発振器に基づいた自己タイミング遅延素子に関し、内部にリング発振器を使い、リング発振器のクロック信号を基準にして入力信号を遅延させるフリップフロップを使い、自己タイミング方式のリセット信号を発生して外部のリセット入力が必要ではない２端子自己タイミング遅延素子を提供する。 - 特許庁

The reset circuit equipped with a delay circuit (timer 12) having a plurality of counter circuits (counters C1-C3) for counting the clock signals is constituted so that the delay time of a reset signal indicating the reset release can be changed by changing the number of stages of the counter circuits for counting the clock signals according to the voltage applied to a predetermined external terminal (terminal P4).例文帳に追加

クロック信号を計数する複数のカウンタ回路（カウンタＣ１〜Ｃ３）を有する遅延回路（タイマー部１２）を備えたリセット回路において、所定の外部端子（端子Ｐ４）に印加される電圧に応じて、前記クロック信号を計数する前記カウンタ回路の段数を変更させ、リセット解除を示すリセット信号の遅延時間を変更可能に構成した。 - 特許庁

When operating a plurality of IC test devices cooperatively, a variable delay circuit 20 is provided between a master clock output circuit of an IC test device to be a master and an external synchronous reception circuit of a slave.例文帳に追加

複数の集積回路試験装置を協調動作させる場合において、マスタとなる集積回路試験装置のマスタクロック出力回路とスレイブにおける外部同期受信回路との間に可変遅延回路２０を設ける。 - 特許庁

To provide a semiconductor integrated circuit in which a circuit such as a CPU designed as an asynchronous system is built in, the semiconductor integrated circuit being characterized in stably generating a delay time for obtaining timing of access to an external memory while suppressing power consumption and electromagnetic noise.例文帳に追加

非同期式で設計されたＣＰＵ等の回路を内蔵する半導体集積回路において、外部メモリとの間でアクセスのタイミングを得るための遅延時間を、消費電力や電磁ノイズを抑えながら安定して生成する。 - 特許庁

In a high-speed operation mode, the semiconductor integrated circuit generates continuous internal clocks 35 as pulse signals by controlling ON/OFF of the transistor 602 based on the internal clock 35 in addition to the signal in which a delay is given to the external clock 31.例文帳に追加

また高速動作モード時、外部クロック３１に遅延を与えた信号に加え、さらに内部クロック３５に基づいてトランジスタ６０２のオンオフを制御することにより、連続した内部クロック３５をパルス信号として生成する。 - 特許庁

In measuring, a predetermined voltage is applied to each of the input and output terminals of the delay elements of the n-th stage from an external measurement apparatus via the input terminal selecting circuit 102 and the output terminal selecting circuit 103.例文帳に追加

測定時には、ｎ段目の遅延要素の入力端子及び出力端子に、入力端子選択回路１０２及び出力端子選択回路１０３を介して外部測定装置からそれぞれ所定の電圧が印加される。 - 特許庁

To provide an internal clock signal generating circuit and method capable of generating an internal clock signal accurately synchronized with an external clock signal by a simple circuit configuration not composed by using a plurality of unit delay circuits.例文帳に追加

本発明は、複数個の単位遅延回路を用いて構成せずに簡単な回路構成で外部クロック信号に正確に同期した内部クロック信号を発生することが可能な内部クロック信号発生回路及び方法を提供する。 - 特許庁

As a result, when the number of data delay cycles fluctuates, a correction amount calculating part 109 gives a correction amount to a memory control part 104 to made correct data transfer timing by the memory control part 104 from the external memory part 101.例文帳に追加

その結果、データ遅延サイクル数が変動していた場合には、補正量算出１０９から補正量をメモリ制御部１０４へ与え、メモリ制御部１０４による外部メモリ部１０１からのデータ転送タイミングを補正させる。 - 特許庁

Thus, an address conversion network connected to an external IP network can be realized, an increase in a load on each apparatus due to an erroneous address inquiry or the like is avoided and a packet loss or a delay due to unnecessary inquiry is decreased.例文帳に追加

こうすることで、外部ＩＰネットワークと接続するアドレス変換ネットワークを実現できると共に、誤ったアドレスの問い合わせ等による各装置の負荷増大の回避と、不要な問い合わせに起因するパケットロスや遅延を軽減する。 - 特許庁

To provide a mobile communication terminal capable of suppressing a failure of an output image caused by generation delay of an image signal of an image signal forming means when an image is outputted and displayed in an external output device.例文帳に追加

画像を外部出力装置に出力して表示する際に、画像信号形成手段の画像信号の生成が間に合わなくなることによる出力画像の不具合を抑制することができる移動体通信端末を提供する。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

To reduce the delay of output signal in LSI actual operation in an integrated circuit for performing the operation test of an internal circuit such as CPU core or the like within LSI by use of an external terminal used in the LSI actual operation.例文帳に追加

ＬＳＩ内のＣＰＵコア等の内部回路の動作テストをＬＳＩ実運用時に使用される外部端子を兼用して行う集積回路において、ＬＳＩ実運用時の出力信号の遅延を減らすことを目的とする。 - 特許庁

A second delay synchronizing circuit generates a second clock signal by delaying the external clock signal just for second prescribed time in response to the inverted signal of the output signal of the duty cycle corrector and the inverted signal of the feedback clock signal.例文帳に追加

第２遅延同期回路はデューティサイクル補正器の出力信号の反転信号とフィードバッククロック信号の反転信号に応答して外部クロック信号を第２所定時間だけ遅延させて第２クロック信号を発生する。 - 特許庁

To solve the problem that a frame memory of a maximum delay amount of video signals of two systems is required to obtain the video signals of the two systems that are synchronized with each other using two camera modules having no external synchronous input terminal, at a high cost.例文帳に追加

外部同期入力端子を有していない２個のカメラモジュールを使用して、同期化した２系統の映像信号を得るには、２系統の映像信号の最大遅延量分のフレームメモリを必要とし、装置が高価となる。 - 特許庁

To provide a data transfer timing correcting device capable of preventing data transmission and reception from being in an abnormal state regardless of the existence of a fluctuation in the number of data delay cycles (latency) in a system for transmitting and receiving data to/from an external memory part.例文帳に追加

外部メモリ部に対してデータ送受信を行うシステムにおいて、データ遅延サイクル数（レイテンシ）に変動があってもデータ送受信が異常状態とならないようにすることができるデータ転送タイミング補正装置を提供する。 - 特許庁

To provide a television camera system which is characterized by switching an external video image into its own camera picture without causing a switching shock while minimizing a switching delay with the remarkably enhanced operability when a cameraman switches the external video image such as a video image of other camera or a video image broadcast at present into its own camera picture and displays the selected image.例文帳に追加

本発明は、カメラマンが他のカメラや現在放送されている映像等の外部映像を自分のカメラの絵と切り替えでＶＦに表示する際、切り替え遅延を最小にしつつ、切り替えショックの生じることのなく切り替え可能な、操作性の大幅な向上が図れることを特徴とするテレビジョンカメラ装置を提供することを目的とする。 - 特許庁

An HDC 10 has a terminal 101 used for output of a write gate signal WG1 indicating write of data, and a terminal 102 used for input of a write gate signal WG2 outputted from an external circuit according to the write gate signal WG1 and to which at least signal delay in the external circuit is reflected.例文帳に追加

ＨＤＣ１０は、データの書き込みを指示するライトゲート信号ＷＧ１の出力に用いられる端子１０１と、ライトゲート信号ＷＧ１に基づいて外部の回路から出力される、少なくとも当該外部回路での信号遅延が反映されたライトゲート信号ＷＧ２の入力に用いられる端子１０２とを有する。 - 特許庁

In displaying video on the basis of a video signal of an external input to be input from a video recording and reproducing device 2, in a video display device 1, the video signal of the external input is suitably subjected to high definition processing accompanied with a frame delay, and video is displayed on the basis of a video signal obtained by applying the high definition processing.例文帳に追加

録画再生装置２から入力される外部入力の映像信号に基づいて映像を表示させる場合、映像表示装置１においては、適宜、外部入力の映像信号にフレームの遅延を伴う高画質化処理が施され、高画質化処理を施して得られた映像信号に基づいて映像が表示される。 - 特許庁

The printer which prints out printing data by developing the printing data in units of pages transmitted from an external device to print-out information has a transmitting means for transmitting information showing no paper remaining to be fed by the printer to the external device if paper feeding delay jam takes place when paper feeding processing execution is carried out in the printer.例文帳に追加

外部装置から送信された頁単位の印刷データを印刷出力情報に展開して印刷出力する印刷装置において、印刷装置内で給紙処理実行を実行する際に給紙遅延ジャムが発生した場合、外部装置に印刷装置にて給紙するべき用紙が無くなったことを示す情報を送信する送信手段を有する。 - 特許庁

To reliably process display data and to secure the display performance even when there is a delay in reading data from an external memory outside the processor, such as when the traffic is large on the data bus.例文帳に追加

例えばデータバスのトラフィックがあがった場合など、プロセッサ外部の外部メモリからのデータ読み込みが間に合わなくなる虞がある状況であっても、表示データ処理を確実にできるようにし、表示性能を確保することができるようにする。 - 特許庁

On the basis of clock switching signals S_CLKS2 and delay selection signals S_DS2 outputted from the clock duty specifying part 12, the duty ratio of the clock signals CLKA before the correction is automatically corrected without using the external signals in the clock generation part 13.例文帳に追加

クロックデューティ特定部１２から出力されるクロック切り替え信号Ｓ_ＣＬＫＳ２と遅延選択信号Ｓ_ＤＳ２をもとにして、クロック生成部１３で補正前クロック信号ＣＬＫＡのデューティ比の自動補正が外部信号を用いずに行われる。 - 特許庁

To provide an optical transmission delay difference absorption method which satisfies three requirements i.e., eliminating the need for adding one lane for an optical transmission line, eliminating the need for adding an external circuit, and ensuring applicability to SONET/SDH (Synchronous Optical Network/Synchronous Digital Hierarchy) and OTN (Optical Transport Network).例文帳に追加

光伝送路にレーンを一本追加する必要がなくかつ、外部回路を加える必要がなくかつ、ＳＯＮＥＴ／ＳＤＨ及びＯＴＮに適用できるという３つの要件を満たす光伝送遅延差吸収方法を提供する。 - 特許庁

To provide a good liquid receiving container which is strong to the impact and inertial force applied to a container body, and change of internal-and-external-pressure and can delay the time for the liquid accumulated in an air chamber to flow out from the interconnecting opening at the side where atmospheric air flows in.例文帳に追加

容器本体に対する衝撃や慣性力、内外圧変化に対して強く、空気室に溜まった液体が大気流入側の連通口から流出する時間を遅延させることができる良好な液体収容容器を提供する。 - 特許庁