「field-effect transistor」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

A source region 12, a source extension region 10 connected with the source region 12, and a junction field effect transistor (JFET) extension region 11 connected with a JFET region are formed in each well region 20, and the region between the source extension region 10 and the JFET extension region 11 becomes a channel region.例文帳に追加

各ウェル領域２０には、ソース領域１２、当該ソース領域１２に接続したソースエクステンション領域１０、およびＪＦＥＴ領域に接続したＪＦＥＴエクステンション領域１１が形成され、ソースエクステンション領域１０とＪＦＥＴエクステンション領域１１の間がチャネル領域となる。 - 特許庁

A field-effect transistor 10 includes a source 18s and a drain 18d formed in a surface region of a semiconductor active layer 13 comprising a group III nitride semiconductor, a gate electrode 15 formed on the semiconductor active layer 13 through a gate oxide film 14, and a passivation film 20 formed on the semiconductor active layer 13 between the gate electrode 15 and the drain 18d.例文帳に追加

電界効果トランジスタ１０は、III族窒化物半導体から成る半導体活性層１３の表面領域に形成されたソース１８ｓ及びドレイン１８ｄと、半導体活性層１３上にゲート酸化膜１４を介して形成されたゲート電極１５と、ゲート電極１５とドレイン１８ｄの間の半導体活性層１３上に形成されたパッシべーション膜２０とを備える。 - 特許庁

To provide the structure of a fin-type field-effect transistor (FinFET) having an embedded oxide layer 130 on a substrate 110, at least one-layer first structure 112 on the embedded oxide layer and at least one-layer second fin structure 114 on the embedded oxide layer and a manufacturing method of the same.例文帳に追加

基板１１０の上の埋め込み酸化膜層１３０、この埋め込み酸化膜層の上にある少なくとも１層の第１のフィン構造１１２、およびこの埋め込み酸化膜層の上にある少なくとも１層の第２のフィン構造１１４を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の構造および製造方法を提供すること。 - 特許庁

The semiconductor element 4 is formed in a self-alignment manner in which magnetic contact is made in the first electrode 2 and the second electrode 3 with respect to a source electrode 22 and a drain electrode 23 having a magnetized layer of a magnetic material by connecting the two electrodes so that the field-effect transistor 20 is formed.例文帳に追加

帯磁した磁性体層を有するソース電極２２およびドレイン電極２３に対し、両電極間をつなぎ、それぞれの電極に対し第１の電極部２および第２の電極部３において磁力で接触する配置を、半導体素子４に自己整合的に形成させ、電界効果トランジスタ２０を作製する。 - 特許庁

The heterojunction field effect transistor comprises a nitride semiconductor layer including a barrier layer 4 and a cap layer 5 formed thereon, a gate electrode 10 provided on the nitride semiconductor layer so that the lower part is buried therein, and a drain electrode 8 and a source electrode 9 provided, respectively, on both sides of the gate electrode 10 with a space between one other.例文帳に追加

本発明のヘテロ接合電界効果型トランジスタは、バリア層４及びバリア層４上に形成されたキャップ層５を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして窒化物半導体層上に設けられたゲート電極１０と、ゲート電極１０の両側に離間して夫々設けられたドレイン電極８及びソース電極９とを備える。 - 特許庁

This field-effect transistor includes a source 43 formed in the sidewall of a trench, a drain 42 formed in the semiconductor main body and provided with a surface in common with the upper face of the semiconductor main body, a channel region including both vertical and horizontal parts, and a polycrystalline silicon gate at the upper part of the trench.例文帳に追加

この電界効果トランジスタは、トレンチの側壁内に形成されたソース４３、半導体本体内に形成された、そして半導体本体の上面と共通の表面を有するドレイン４２、及び垂直と水平の両方の部分を含むチャネル領域、及びトレンチの上部の多結晶シリコンゲートとを含んでいる。 - 特許庁

In the semiconductor integrated circuit apparatus, a drain D, a gate G, a source S, and a back gate BG in a high-concentration diffusion region are formed in this order, and an insulating gate field effect transistor having a drain output terminal pad is included.例文帳に追加

ドレインＤ、ゲートＧ、ソースＳ及び高濃度拡散領域のバックゲートＢＧが、この順序で形成され、ドレイン出力端子ｐａｄを有する絶縁ゲート電界効果型トランジスタを含む半導体集積回路装置において、バックゲート用に形成された前記高濃度拡散領域の一部分の、ドレイン出力端子ｐａｄが設けられた位置とは反対側のみに金属配線を設ける。 - 特許庁

The semiconductor device has a field effect transistor formed of a semiconductor substrate, a gate insulation film formed on the substrate and a gate electrode formed on the gate insulation film, wherein the gate insulation film contains silicon oxynitride (SiON) as a major component and the state of strain of the gate insulation film is a compression strain state.例文帳に追加

半導体基板と、前記基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されるゲート電極とを有する電界効果型トランジスタが形成され、前記ゲート絶縁膜が酸窒化シリコン（SiON）を主成分とし、前記ゲート絶縁膜のひずみ状態が圧縮ひずみ状態であることを特徴とする半導体装置である。 - 特許庁

In the hetero-junction field effect transistor element 100, a distance between an intersection A 110 of primary gate wiring 105 and secondary wiring 106 and an intersection B 116 of a gate electrode 102a as one end in a plurality of gate electrodes 102 and the primary gate wiring 105 is set at 10 μm or less.例文帳に追加

ヘテロ接合型電界効果トランジスタ素子１００において、第１次ゲート配線１０５と第２次ゲート配線１０６の交点Ａ：１１０と、複数のゲート電極１０２において一方の端をなすゲート電極１０２aと第１次ゲート配線１０５との交点Ｂ：１１６の間の距離は１０μｍ以下となるよう配置されている。 - 特許庁

A semiconductor device is a p-channel MOS field-effect transistor which comprises a semiconductor substrate, a gate oxide film provided on the semiconductor substrate, a gate electrode provided on the gate oxide film, and two p^+ source/drain diffusion regions formed in an n-well region in the semiconductor substrate, each having a p^- offset region.例文帳に追加

半導体装置は、半導体基板と、半導体基板上に設けられたゲート酸化膜と、ゲート酸化膜上に設けられたゲート電極と、半導体基板内のｎウエル領域に形成され、それぞれＰ^−のオフセット領域を有する２つのＰ^＋のソース／ドレイン拡散領域とを有する、Ｐチャネル型ＭＯＳ電界効果トランジスタである。 - 特許庁

A field effect transistor includes: a thin oxide semiconductor with a thickness of 1 nm or more and 30 nm or less formed approximately perpendicular to an insulation surface; a gate insulation film formed covering the oxide semiconductor; and stripe-shaped gates each with a width of 10 nm or more and 100 nm or less formed covering the gate insulation film.例文帳に追加

絶縁表面に略垂直に形成された厚さが１ｎｍ以上３０ｎｍ以下の薄片状の酸化物半導体と、前記酸化物半導体を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜を覆って形成されたストライプ状の幅１０ｎｍ以上１００ｎｍ以下のゲートを有する電界効果トランジスタ。 - 特許庁

To reduce power consumption for deciding a logic level of a data bus supplied with the memory cell read-out data in a synchronous DRAM output circuit and to generate an output of a nearly source voltage level by latching the memory cell read-out data, generating a boosted voltage based on the latched data and driving an n-channel field effect transistor.例文帳に追加

シンクロナスＤＲＡＭの出力回路において、メモリセル読み出しデータが供給されるデータバスの論理レベルを確定するための消費電力を低減するとともに、メモリセル読み出しデータをラッチし、ラッチしたデータに基づいて昇圧された電圧を発生させてｎチャネル電界効果トランジスタを駆動することでほぼ電源電圧レベルの出力を発生できるようにする。 - 特許庁

The field effect transistor includes: a first semiconductor layer 14 made of a first group III-V nitride; a second semiconductor layer 15 formed on the first semiconductor layer 14, made of a second group III-V nitride and having a gate recess 16 for exposing the first semiconductor layer 14; and a gate electrode 18 formed on the gate recess 16 in the first semiconductor layer 14.例文帳に追加

電界効果トランジスタは、第１のIII−Ｖ族窒化物からなる第１の半導体層１４と、第１の半導体層１４の上に形成された第２のIII−Ｖ族窒化物からなり、第１の半導体層１４を露出するゲートリセス部１６を有する第２の半導体層１５と、第１の半導体層１４におけるゲートリセス部１６の上に形成されたゲート電極１８とを備えている。 - 特許庁

To provide a solution for forming an insulating thin film that can be applied at low temperature, has high insulation and dielectric constant properties, and allows surface processing, the insulating thin film formed using the same, a field effect transistor having superior performance using the insulating thin film as a gate insulating layer and a method of manufacturing the same, and an image display device.例文帳に追加

低温で塗布形成可能で高い絶縁性と誘電率を有し、かつ表面処理可能な絶縁性薄膜の形成用溶液、それを用いて形成した絶縁性薄膜、絶縁性薄膜をゲート絶縁層として用いることで優れた性能を有する電界効果型トランジスタ及びその製造方法並びに画像表示装置を提供する。 - 特許庁

The field effect transistor (FET) includes a plurality of device layers disposed vertically in a stack, each device layer has a source region, a drain region and a plurality of nanowire channels 110 connecting the source region and the drain region, wherein the source and drain regions of one or more of the device layers are doped with an n-type dopant or a p-type dopant.例文帳に追加

電界効果トランジスタ（ＦＥＴ）インバータは、スタック内で垂直方向に配置された複数のデバイス層を含み、各デバイス層は、ソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネル１１０を有し、ここで１つ又は複数のデバイス層のソース及びドレイン領域はｎ型ドーパント、又はｐ型ドーパントでドープされる。 - 特許庁

In the field effect transistor wherein a substrate 10, a diamond semiconductor layer 11, and a compound semiconductor layer 12 are formed in this order, the diamond semiconductor layer 11 is formed of (111)-plane diamond and the compound semiconductor layer 12 is formed of a (0001)-plane hexagonal compound semiconductor or (111)-plane hexagonal compound semiconductor.例文帳に追加

基板１０、ダイヤモンド半導体層１１、化合物半導体層１２がこの順で形成された電界効果トランジスタにおいて、ダイヤモンド半導体層１１を（１１１）面ダイヤモンドにより構成すると共に、化合物半導体層１２を（０００１）面の六方晶化合物半導体、あるいは、（１１１）面の立方晶化合物半導体により構成する。 - 特許庁

With the use of a mis-orientated wafer 10 with a plurality of steps 11 and terraces 12 formed by rearranged surface silicon atoms, a MOS field-effect transistor is structured with a very thin crystalline silicon dioxide film 15 which is grown epitaxially on the terrace 12 of the wafer 10 as a gate insulating film.例文帳に追加

表面シリコン原子の再配列によって形成した複数のステップ１１およびテラス１２を有するミスオリエンテーション基板１０を用いて、その基板１０のテラス１２上にエピタキシャル成長させた極薄の結晶質二酸化シリコン膜１５をゲート絶縁膜としてＭＯＳ電界効果型トランジスタを構成する。 - 特許庁

In a molecular TFT (molecular electric field effect transistor) 10 including a nano-tube 15, a drain electrode 12 and a source electrode 13 are formed on substrate 11 via an insulating film, and the nano-tube 15 is disposed between the drain electrode 12 and the source electrode 13, and is covered with a ferroelectric 18.例文帳に追加

ナノチューブ１５を含んでなっている分子ＴＦＴ（分子電界効果トランジスタ）１０であって、基板１１上に絶縁膜を介してドレイン電極１２及びソース電極１３が形成され、ドレイン電極１２とソース電極１３との間にナノチューブ１５が配置されるとともに、ナノチューブ１５が強誘電体１８によって被覆されている。 - 特許庁

The insulated gate field effect transistor has a channel forming region of a semiconductor substrate for internally forming a channel layer and opposing a gate electrode 19 through a gate insulating film 17, and a source-drain region 10 having a conductivity type reverse to that of the channel forming region and formed separately in contact with the channel forming region.例文帳に追加

ゲート絶縁膜１７を介してゲート電極１９と対向し、内部にチャネル層が形成される半導体基板のチャネル形成領域と、当該チャネル形成領域と逆の導電型を有し、チャネル形成領域に各々接し互いに離れて形成されているソース・ドレイン領域１０と、を有する。 - 特許庁

Semiconductor device includes a field effect transistor having a gate electrode comprised of side wall insulating films on a plurality of active regions, and a wiring formed on an element isolation region by using the same material as the gate electrode where the side wall insulating films are selectively removed and then a silicide layer thicker than that of the gate electrode is formed.例文帳に追加

半導体装置は、複数の活性領域にサイドウォール絶縁膜を備えたゲート電極を持つ電界効果トランジスタを有し、素子分離領域上にゲート電極と同一材料を用いて形成された配線を有し、素子分離領域上ではサイドウォール絶縁膜が選択的に除去され、ゲート電極のシリサイド層より厚いシリサイド層が形成される。 - 特許庁

The junction type field effect transistor formed on a semiconductor substrate 100 is constituted with inclusion of a source region 101, a drain region 102, a channel region 103 formed between the source region 101 and the drain region 102, and a gate region 107 formed under at least the channel region 103.例文帳に追加

半導体基板１００に形成された接合形電界効果トランジスタは、ソース領域１０１と、ドレイン領域１０２と、ソース領域１０１とドレイン領域１０２との間に形成されたチャネル領域１０３と、少なくともチャネル領域１０３の下に形成されたゲート領域１０７とを含で構成される。 - 特許庁

Thus, in the case of manufacturing a heterojunction field-effect transistor, a light emitting diode or a laser diode or the like by using GaN and AlGaN, by using GaGdN containing Gd, a crystal is grown in the state of keeping a substrate temperature fixed, and the nitride based III-V compound semiconductor device is manufactured without lowering the performance.例文帳に追加

したがって、ＧａＮやＡｌＧａＮを用いてヘテロ接合電界効果型トランジスタ、発光ダイオード、またはレーザダイオードなどを作製する場合に、Ｇｄを含むＧａＧｄＮを用いることによって基板温度を一定に保った状態で結晶を成長させることができ、性能を落とすことなく窒化物系III−Ｖ族化合物半導体装置の作製が可能となる。 - 特許庁

To provide a semiconductor epitaxial wafer used suitably in case of preventing a part (conductive layer) from being formed in high conductivity into a buffer layer by mixing a conductive dopant into an epitaxial layer, and, as a result, realizing to produce, a field effect transistor with high property (FET, HEMT, etc.).例文帳に追加

半導体エピタキシャルウェハの上に高電子移動度トランジスタを含む電界効果トランジスタやヘテロ接合バイポーラトランジスタなどの電子デバイスを作製した際に、エピタキシャル層の中に導電性不純物が混入することによって、バッファ層の中に高い導電性を有する部分（導電層）が形成されるのを防止し、その結果、高い特性を実現する半導体エピタキシャルウェハを提供する。 - 特許庁

A second silicon carbide semiconductor layer 11 having a band gap larger than that of a first silicon carbide semiconductor layer 10 is formed in the first silicon carbide semiconductor layer 10 to form a channel region in a Schottky gate type field effect transistor on one side of an interface between the first and second semiconductor layers 10 and 11.例文帳に追加

第１の炭化珪素半導体層１０に、それよりもバンドギャップの大きい第２の炭化珪素半導体層１１を形成することにより、ショットキーゲート型電界効果トランジスタにおけるチャネル領域を第１の炭化珪素半導体層１０の、第２の炭化珪素半導体層１１との界面側に形成する。 - 特許庁

The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a tunnel SiO_2 layer formed on the semiconductor substrate, a quantum dot which includes Ge nucleus within Si shell formed on the tunnel SiO_2 layer, a control SiO_2 layer formed on the quantum dot and tunnel SiO_2 layer, and a gate electrode layer formed on the control SiO_2 layer.例文帳に追加

ＭＯＳ電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたトンネルＳｉＯ_２層と、該トンネルＳｉＯ_２層上に形成されたＳｉ殻内にＧｅ核を内包した量子ドットと、該量子ドット上及び前記トンネルＳｉＯ_２層上に形成されたコントロールＳｉＯ_２層と、該コントロールＳｉＯ_２層上に形成されたゲート電極層と、を有する。 - 特許庁

An emitter electrode 11 is electrically connected with an emitter area 3 of each of the first and second insulated-gate field-effect transistor parts 32; is electrically connected with each of the first and second stabilization plates 5b; and is arranged, with an insulating layer 4b interposed, on the entire surface of the first principal surface 1A sandwiched between the first and second stabilization plates 5b.例文帳に追加

エミッタ電極１１は、第１および第２の絶縁ゲート型電界効果トランジスタ部３２の各々のエミッタ領域３と電気的に接続され、かつ第１および第２の安定化プレート５ｂの各々と電気的に接続され、かつ第１および第２の安定化プレート５ｂに挟まれる第１主面１Ａの全面上において絶縁層４ｂを介在して配置されている。 - 特許庁

The method of manufacturing the movable gate type field-effect transistor includes a movable gate forming stage of forming a movable gate on a composite sacrificial layer having a first sacrificial layer 15 and a second sacrificial layer 16, a second sacrificial layer removing stage of etching the second sacrificial layer 16 away, and a first sacrificial layer removing stage of etching the first sacrificial layer 15 away.例文帳に追加

第１犠牲層１５と、第２犠牲層１６と、を有する複合犠牲層の上に可動ゲートが形成される可動ゲート形成工程と、第２犠牲層１６がエッチング除去される第２犠牲層除去工程と、第１犠牲層１５がエッチング除去される第１犠牲層除去工程と、を備える可動ゲート型電界効果トランジスタの製造方法とした。 - 特許庁

The field effect transistor includes a gate electrode film 14, the plurality of semiconductor nanowires 11 disposed so as to pass through the gate electrode film 14, a source electrode film 12 formed so as to be in contact with one end of each of the semiconductor nanowires 11 to connect them, and a drain electrode film 13 formed so as to be in contact with the other end of each of the semiconductor nanowires to connect them.例文帳に追加

本発明の電界効果トランジスタは、ゲート電極膜１４と、ゲート電極膜１４を貫通するように配置された複数の半導体ナノワイヤ１１と、半導体ナノワイヤ１１のそれぞれの一端に接触してそれらを接続するように形成されたソース電極膜１２と、半導体ナノワイヤのそれぞれの他端に接触してそれらを接続するように形成されたドレイン電極膜１３とを含む。 - 特許庁

A field-effect transistor is formed on a substrate 101 by sequentially stacking a first nitride semiconductor layer 102 serving as a nucleation layer, a second nitride semiconductor layer 103 having a larger electron affinity than the first nitride semiconductor layer 102, and a third nitride semiconductor layer 104 having a smaller electron affinity than the second nitride semiconductor layer 103.例文帳に追加

電界効果型トランジスタは、基板１０１上に、核形成層として機能する第一の窒化物半導体層１０２と、第一の窒化物半導体層１０２よりも電子親和力の大きい第二の窒化物半導体層１０３と、第二の窒化物半導体層１０３よりも電子親和力の小さい第三の窒化物半導体層１０４とを順に積層して形成されている。 - 特許庁

A bipolar transistor and a field effect transistor (especially a MOS transistor) are formed on the same substrate.例文帳に追加

バイポーラトランジスタと電界効果トランジスタ（特にＭＯＳトランジスタ）を同一基板上に形成する半導体装置の製造方法において、半導体基板１上の全面に絶縁膜１６を形成する工程と、ＭＯＳトランジスタ部分の絶縁膜１６に開口を設け、開口底部にゲート絶縁膜２２を形成する工程と、少なくともＭＯＳトランジスタを被覆するレジスト２３を形成する工程と、バイポーラトランジスタ部分の絶縁膜１６にＲＩＥを行い、開口側壁に高分子膜を堆積させながら開口を設ける工程と、前記高分子膜を除去する工程と、バイポーラトランジスタおよびＭＯＳトランジスタの開口内に導電体層２４を形成する工程とを有する半導体装置の製造方法。 - 特許庁

An organic semiconductor device comprises an organic semiconductor layer which constitutes an active layer of the organic semiconductor thin film transistor and has an electric field effect mobility; source-drain electrodes formed in the organic semiconductor layer; and an organic compound molecular layer for controlling the threshold voltage formed in the organic semiconductor layer at the source-drain electrodes in piles, and forming a charge transfer interface at an interval to the semiconductor layer.例文帳に追加

有機半導体薄膜トランジスタの活性層を構成し、電界効果移動度を有する有機半導体層と、有機半導体層に形成されたソース、ドレイン電極と、ソース・ドレイン電極間の該有機半導体層に重ねて形成され、有機半導体層との間において電荷移動界面を形成するしきい値電圧制御用有機化合物分子層を備えたことを特徴とする有機半導体装置によって解決される。 - 特許庁

A field effect transistor uses carbon nanotubes as channels, wherein the drain electrode and the source electrode are connected in series with a plurality of carbon nanotubes, and carbon nanotubes 1, in contact with the gate via a gate insulating layer, are doped to have an n-type or a p-type, and carbon nanotubes 2, in contact with the source and drain electrodes, are doped in a complementary fashion with the carbon nanotubes 1.例文帳に追加

本発明に係る電界効果型トランジスタは、カーボンナノチューブをチャネルに用いる電界効果型トランジスタにおいて、ドレイン電極とソース電極が複数のカーボンナノチューブで直列に接続されていて、ゲートとゲート絶縁層を介して接しているカーボンナノチューブ１がｎ型またはｐ型にドーピングされて、ソースおよびドレイン電極と接触しているカーボンナノチューブ２がカーボンナノチューブ１とは相補的にドーピングされていることを特徴とする。 - 特許庁

In the semiconductor device, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) 20 for rectification and a MOSFET 21 for commutation and then an IC22 for drive for driving them are packaged in one package.例文帳に追加

整流用ＭＯＳＦＥＴ２０と転流用ＭＯＳＦＥＴ２１、及びこれらを駆動する駆動用ＩＣ２２を一つのパッケージに実装した半導体装置において、整流用ＭＯＳＦＥＴ２０、金属板２５、転流用ＭＯＳＦＥＴ２１を積層し、主回路の電流はパッケージの裏面から表面に向かって流れ、金属板２５はパッケージ内の配線を経由して出力端子に繋がり、駆動用ＩＣ２２と整流用ＭＯＳＦＥＴ２０、及び転流用ＭＯＳＦＥＴ２１を繋ぐ配線にワイヤボンディング２３を用い、全ての端子が同一面に配置されている。 - 特許庁

The semiconductor modulator element formed on a semiconductor substrate 1 having a diameter of 50 mm and a warp of 10 μm or more is composed of a field effect transistor having a dual gate structure having a semiconductor-made channel 2, a source electrode 3 and a drain electrode 4 ohmically contacted with the channel 2, and a first and second gate electrodes 5, 6 formed on the channel 2.例文帳に追加

５０ｍｍの直径を有し、１０μｍ以上の反りを有する半導体基板１の上に形成された半導体変調素子であって、半導体よりなるチャネル２と、チャネル２にオーミック接触するソース電極３およびドレイン電極４と、チャネル２上に形成された第１のゲート電極５および第２のゲート電極６とを有するデュアルゲート構造の電界効果トランジスタで構成されていることを特徴とする半導体変調素子を構成する。 - 特許庁

The field effect transistor is characterized in that: a drain electrode and a source electrode are arranged on an insulating layer; a gate electrode is arranged under the insulating layer; a semiconductor active layer is provided between the drain and source electrodes arranged on the insulating layer; the drain electrode and/or source electrode comprises one or a plurality of carbon nano tubes; and the semiconductor active layer is an organic semiconductor.例文帳に追加

絶縁層上にドレイン電極とソース電極を配置し、絶縁層下にゲート電極を配置し、絶縁層上に配置されたドレイン電極とソース電極の間に半導体活性層を有する電界効果型トランジスタであって、ドレイン電極および／またはソース電極が１本あるいは複数本のカーボンナノチューブからなり、かつ半導体活性層が有機半導体であることを特徴とする電界効果型トランジスタ。 - 特許庁

The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.例文帳に追加

本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなるバッファ層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁

The field-effect transistor includes a channel layer mainly containing InGaAs, a Schottky layer mainly containing AlGaAs, a stopper layer mainly containing InGaP, a cap layer including a first region and a second region arranged with a recess for exposing a surface of the Schottky layer formed therebetween, a source/drain electrode arranged on the cap layer, and a gate electrode arranged on the surface of the Schottky layer exposed by the recess.例文帳に追加

ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。 - 特許庁

The organic field effect transistor comprises a gate electrode 8 provided on an organic semiconductor film 2 of organic semiconductor material through a gate insulation film 3, a source electrode 6 and a drain electrode 7 provided to abut on the organic semiconductor film through the gate electrode 8 wherein at least one of the source electrode 6 and the drain electrode 7 abuts on the organic semiconductor film 2 through buffer layers 4 and 5 of inorganic substance.例文帳に追加

本発明の有機電界効果トランジスタは、有機半導体材料からなる有機半導体膜２にゲート絶縁膜３を介して設けられたゲート電極８と、前記ゲート電極８をはさんで前記有機半導体膜に当接するように設けられたソース電極６およびドレイン電極７とを備えた有機電界効果トランジスタにおいて、前記ソース電極６および前記ドレイン電極７の少なくとも１方が、無機物からなる電荷注入層４、５を介して前記有機半導体膜２と当接していることを特徴とする。 - 特許庁

The field effect transistor includes: a first nitride semiconductor layer 13 formed on a substrate 11; a second nitride semiconductor layer 14 formed on the first nitride semiconductor layer 13 with a larger band gap compared to the first nitride semiconductor layer 13; a first insulating film 15 composed of a crystalline silicon nitride and formed on the second nitride semiconductor layer 14; and a second insulating film 16 formed on the first insulating film 15.例文帳に追加

電界効果トランジスタは、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜１５と、第１の絶縁膜１５の上に形成された第２の絶縁膜１６とを備えている。 - 特許庁

The field effect transistor 100 includes a semiconductor substrate 101, a channel layer 102 formed on the semiconductor substrate 101, an electron supply layer 103 formed on the channel layer 102, a semiconductor layer 106 formed in the electron supply layer 103 and containing Pt, a perovskite type oxide layer 107 formed on the semiconductor layer 106 and functioning as a gate insulating film, and a gate electrode 108 formed on the perovskite type oxide layer 107.例文帳に追加

電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。 - 特許庁