「gate delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An oscillator with an internal gate is composed of a delay element.例文帳に追加

内部ゲート付き発振器は遅延要素で構成される。 - 特許庁

To make the delay across a second gate electrode equal to that across a first gate electrode.例文帳に追加

第２のゲート電極の遅延を第１のゲート電極と同等となるようにする。 - 特許庁

An apparatus is equipped with an advance gate processing part 1 and a delay gate processing part 3 for setting an advance gate and a delay gate which are adjacent on the front and rear sides, separated by the center of a gate position of a sample gate processing part 2 for catching a target.例文帳に追加

目標をとらえるサンプルゲート処理部２のゲート位置の中心を境に前後に隣り合う進みゲート及び遅れゲートを設定する進みゲート処理部１及び遅れゲート処理部３を備える。 - 特許庁

When performing the delay test, the transmission gate is turned on.例文帳に追加

ＩＯ伝搬遅延試験時は、トランスミッションゲートをＯＮとする。 - 特許庁

A composite gate including NAND gates 31 and 32 is provided in the gate chain of the delay circuit part 30 for inverted delay.例文帳に追加

反転遅延用の遅延回路部３０のゲートチェーン中に、ＮＡＮＤゲート３１，３２を含む複合ゲートを設ける。 - 特許庁

In the state shown in the figure 1 (a), a gate delay is not generated in a gate signal Gn and the gate signal Gn has a pure rectangle shape.例文帳に追加

図１（ａ）に示す状態はゲート遅延が生じておらずゲート信号Ｇｎはきれいな矩形状である。 - 特許庁

An output stage gate delay/wiring delay calculation module 6 generates output stage gate delay/wiring delay information 7 on the basis of the result 5 and delay calculation instruction information (threshold voltage and waveform inclination information, etc.), 9.例文帳に追加

出力段ゲート遅延・配線遅延計算モジュール６は、過渡解析結果５と遅延算出指示情報（しきい値電圧，波形傾き情報等）９とを基に、出力段ゲート遅延・配線遅延情報７を生成する。 - 特許庁

The delay cells respectively include a first to a third logic gate.例文帳に追加

前記遅延セルの各々は、第1ないし第3ロジックゲートを備える。 - 特許庁

LIQUID CRYSTAL DISPLAY DEVICE WHICH HAS GATE SIGNAL DELAY COMPENSATING FUNCTION, LIQUID CRYSTAL DISPLAY PANEL, GATE SIGNAL DELAY COMPENSATING CIRCUIT, AND ITS METHOD例文帳に追加

ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法 - 特許庁

2. Devices with a basic gate propagation delay time of less than 0.1 nanoseconds 例文帳に追加

（二）　基本ゲート伝搬遅延時間が〇・一ナノ秒未満のもの - 日本法令外国語訳データベースシステム

A delay insertion gate corrects data dependent delay distortion that is generated in CMOS flip-flop circuits.例文帳に追加

遅延挿入ゲートは、ＣＭＯＳフリップ−フロップ回路で生じたデータ依存遅延ひずみを補正する。 - 特許庁

In the state shown in the 1 (b), the gate delay is generated in the signal and a gate signal Bf on a gate bus line 2 is blunted.例文帳に追加

図１（ｂ）に示す状態はゲート遅延が生じており、ゲート・バスライン２上のゲート信号Ｇｆは鈍っている。 - 特許庁

Thereby, a parasitic capacitance formed in the gate line is decreased and gate signal delay is decreased.例文帳に追加

従って、ゲート配線に形成される寄生キャパシタが減少されゲート信号遅延が減少される。 - 特許庁

An input delay/wiring delay calculation module 10 calculates gate delay/wiring delay 11 on the basis of the information 1, the information 7 and delay library information (a delay value excluding output stage delay) 12.例文帳に追加

入力遅延・配線遅延計算モジュール１０は、ゲート回路ネット情報１と出力段ゲート遅延・配線遅延情報７と遅延ライブラリ情報（出力段遅延を除く遅延値）１２とを基に、ゲート遅延・配線遅延１１を算出する。 - 特許庁

A counter 107 compares the output of each delay gate with a signal S101 and outputs the number of stages of delay gate having 50% phase lag.例文帳に追加

カウンタ１０７は各遅延ゲートの出力を信号Ｓ１０１と比較し、位相が５０％遅れた遅延ゲートの段数を出力する。 - 特許庁

The delay circuit part 30 is reset in a short time for the four stages of NAND gate 31-NAND gate 37.例文帳に追加

遅延回路部は、ＮＡＮＤゲート３１〜ＮＡＮＤゲート３７の４段分の短時間でリセットされる。 - 特許庁

Also, the gate generation device 3 transmits a gate pulse 7 corresponding to a new control delay angle α.例文帳に追加

そしてゲート発生装置３は新しい制御遅れ角αに応じたゲートパルス７を送出する。 - 特許庁

A composite gate including OR gates 25 and 27 is provided in the non-inverted delay gate chain of the holding circuit 20.例文帳に追加

保持回路部の非反転の遅延ゲートチェーン中に、ＯＲゲート２５，２７を含む複合ゲートを設ける。 - 特許庁

A delay insertion tool 23 adjusts the timing by inserting a delay gate which has a propagation delay time longer than the calculated difference in propagation delay time into the path of the new circuit diagram.例文帳に追加

ディレイ挿入ツール２３は、計算した伝搬遅延時間の差以上の伝搬遅延時間を有するディレイゲートを新しい回路図のパスに挿入してタイミングを調整する。 - 特許庁

The delay insertion gate includes two field effect transistors and a current mirror.例文帳に追加

遅延挿入ゲートは、２つの電界効果トランジスタおよびカレント・ミラーを含む。 - 特許庁

A NAND circuit 11 of a signal generating circuit 10 inputs a delay basic clock gate signal Gd, via a basic clock gate G and a delay circuit 13.例文帳に追加

信号発生回路１０のナンド回路１１は基本クロックゲート信号G と遅延回路１３を介して遅延基本クロックゲート信号Gdを入力する。 - 特許庁

To provide a gate drive circuit capable of reducing variations in a transmission delay time of a gate drive signal.例文帳に追加

ゲート駆動信号の伝達遅延時間のばらつきを低減することができるゲート駆動回路を提供する。 - 特許庁

To prevent flicker accompanied by delay in gate voltage on a gate line, in an active matrix liquid crystal display device.例文帳に追加

アクティブマトリックス方液晶表示装置において、ゲート線上のゲート電圧の遅延に伴うフリッカを防止する。 - 特許庁

Except a time when performing an IO propagation delay test, a transmission gate 8 is turned on while a transmission gate 10 is turned off.例文帳に追加

ＩＯ伝搬遅延試験時以外の時は、トランスミッションゲート８をＯＮ、トランスミッションゲート１０をＯＦＦとする。 - 特許庁

To improve a malfunction phenomenon due to the line delay between a gate driving circuit and a gate line of a gate-in-panel (GIP) type liquid crystal display device.例文帳に追加

ゲートインパネル(ＧＩＰ)型の液晶表示装置のゲート駆動回路及びゲート配線のラインディレーによる誤作動現象を改善する。 - 特許庁

To obtain a variable delay circuit that can subdivide a minimum unit of a variable delay time into a time less than a delay time of a gate circuit so as to adjust the delay time with high accuracy without increasing the power consumption.例文帳に追加

可変遅延時間の最小単位をゲート回路の遅延時間未満に微細化でき、消費電力を増やすことなく遅延時間を高精度に調整できる可変遅延回路を得る。 - 特許庁

The delay caused by the delay device 650 should be longer than the substantial delay passing through an XOR gate 640 and an activity timer 230.例文帳に追加

遅延装置６５０によって生じる遅延は、排他的ＯＲゲート６４０及びアクティビティ・タイマー２３０を通る本来の遅延より長くなければならない。 - 特許庁

A sampling gate (Fig.4) is opened with a fixed delay, after a transmission pulse is emitted.例文帳に追加

サンプリングゲート（図４）は、送信パルスの放射後に固定の遅延で開放される。 - 特許庁

A ring oscillator is composed by feeding back a delay signal in each stage of a delay circuit to the initial stage side by selecting it with a gate means.例文帳に追加

遅延回路の各段遅延信号をゲート手段で選択し初段側に帰還してリングオシレータを構成する。 - 特許庁

To precisely evaluate delay time of a gate circuit or the like comprising small number of steps.例文帳に追加

少数段で構成されるゲート回路等の遅延時間を精度よく評価する。 - 特許庁

Output of the delay device 20 is inputted in the 3-input NAND gate 30.例文帳に追加

３入力ＮＡＮＤゲート３０には、遅延器２０の出力が入力される。 - 特許庁

The delay part delays the buffered first voltage and outputs the delayed first voltage to a gate line.例文帳に追加

遅延部は、バッファリングされた第１電圧を遅延させて、ゲートラインに出力する。 - 特許庁

A delay time that makes the transmission time delayed is calculated on the basis of the delay setting interval designation information, and a gate 2 is instructed, such that the gate 2 transmits a first wireless signal holding information about the delay time thereof.例文帳に追加

そして遅延設定間隔指定情報に基づいて、発信時刻を遅延させる遅延時間を算出し、その遅延時間の情報を保持する第１無線信号を発信するようゲート２に指示する。 - 特許庁

Each delay amount of a DSP producing circuit 91, a delay circuit 101 for adjusting the timing of the read gate RG, and a delay circuit 102 for adjusting the timing of the write gate WG, is set by a CPU 10.例文帳に追加

ＣＰＵ１０は、ＤＳＰ生成回路９１、リードゲートＲＧのタイミングを調整する遅延回路１０１、及びライトゲートＷＧのタイミングを調整する遅延回路１０２のそれぞれの遅延量を設定する。 - 特許庁

To provide a technology of remarkably reducing dispersion in signal delay times without changing the delay time while suppressing increase in a gate cell size.例文帳に追加

ゲートセルサイズの増加を抑えながら遅延時間を変えることなく、信号の遅延時間のばらつきを大幅に低減する。 - 特許庁

In this case, a delay time Td2 of a drain voltage Vd to a gate voltage Vg is made longer than a variable delay time Td0.例文帳に追加

この場合、ゲート電圧Ｖｇに対するドレイン電圧Ｖｄの遅延時間Ｔｄ２を可変遅延時間Ｔｄ０より長くする。 - 特許庁

To make operational speed of a device faster by reducing gate delay of a necessary semiconductor element.例文帳に追加

必要な半導体素子のゲート遅延を短縮して装置の動作速度を速める。 - 特許庁

METHOD OF COMPENSATING/DECREASING DELAY OF GATE DRIVE SIGNAL, AND LIQUID CRYSTAL DISPLAY例文帳に追加

ゲート駆動信号の遅延を補償する方法減少方法及び液晶表示装置 - 特許庁

To suppress a variation in a cross point without performing a delay adjustment to a gate voltage.例文帳に追加

ゲート電圧に対する遅延調整を行わずに、クロスポイントの変動を抑えること。 - 特許庁

A distance error calculator 7 calculates the distance error, based on the determined result of signal level in the advance gate and the delay gate.例文帳に追加

距離誤差算出器７は、進みゲート及び遅れゲートにおける信号レベルの判定結果をもとに距離誤差を算出する。 - 特許庁

In the method for controlling the valve gate of an injection molding machine using a mold incorporated with a valve gate device, a delay timer of valve gate opening and a recognition timer of valve gate opening are successively actuated from a start of mold closing.例文帳に追加

バルブゲート装置を組み込んだ金型を用いる射出成形機のバルブゲート制御方法において、型閉開始からバルブゲート開き遅延タイマー、バルブゲート開き確認タイマーを順次作動させる。 - 特許庁

The variable delay circuit comprises a transfer gate TG1 and a transfer gate TG3 for delaying input signals, and a transfer gate TG2 and a transfer gate TG4 provided between the transfer gate TG1 and the transfer gate TG3 and the input signals.例文帳に追加

可変遅延回路は、入力信号を遅延させるトランスファゲートＴＧ１およびトランスファゲートＴＧ３と、トランスファゲートＴＧ１およびトランスファゲートＴＧ３と入力信号との間に設けられるトランスファゲートＴＧ２およびトランスファゲートＴＧ４と、を備えている。 - 特許庁

A writing pulse generation circuit 1 consisting of a delay buffer 103, an OR gate 202, a delay buffer 104, and an OR gate 203 is prepared and the delay time D of each of the delay buffers 103, 104 is set up to a prescribed value larger than the data holding time of the storage element 4 and considering the delay amounts of respective wiring parts and elements.例文帳に追加

ディレイバッファ１０３，ＯＲゲート２０２，ディレイバッファ１０４，ＯＲゲート２０３からなるライトパルス生成回路１を設け、ディレイバッファ１０３，１０４のそれぞれの遅延時間Ｄを記憶素子４のデータホールドタイムより大きく、然も、各部の配線及び素子における遅延量を考慮した所定値に設定する。 - 特許庁

The circuit also has a delay circuit 14 connected to the inversion optical gate switch so as to delay the read-out control signal by a given time to generate a block control signal for the inversion optical gate switch.例文帳に追加

また、反転光ゲートスイッチに接続され、読出用制御信号を所定の時間遅延させて反転光ゲートスイッチの遮断制御信号とするための遅延回路１４も具備する。 - 特許庁

To highly accurately find out the output load delay component and wiring delay component of a gate by integrally simulating the output impedance and wiring resistance/wiring capacitance (wiring RC) of the gate.例文帳に追加

ゲートの出力インピーダンスと配線抵抗・配線容量（配線ＲＣ）と一体化してシミュレーションすることで、ゲートの出力負荷遅延成分と配線遅延成分とを高精度に求める。 - 特許庁