| 例文 |
hardware interruptの部分一致の例文一覧と使い方
該当件数 : 36件
irq -- the hardware interrupt that the card is configured to use. 例文帳に追加
irq-- カードが利用するハードウェア割り込み。 - JM
When values of the software interrupt counter 6 and the hardware interrupt counter 7 are not zero, a hardware interrupt request signal 14 and a hardware interrupt request signal 15 to the CPU 1 are asserted.例文帳に追加
ソフトウェア割り込みカウンタ6,ハードウェア割り込みカウンタ7の値がゼロでないときに、CPU1に対するソフトウェア割り込み要求信号14,ハードウェア割り込み要求信号15はアサートされる。 - 特許庁
To obtain the interrupt controller of a PCI bus, which is capable of efficiently performing interrupt control without restriction of hardware.例文帳に追加
ハードウェアの制約にとらわれず、効率よく割り込み制御を行うことのできるPCIバスの割込制御装置を得る。 - 特許庁
A software interrupt counter 6 and a hardware interrupt counter 7 for holding the number of generation times of interrupt request occurrence events count up when the software processing for generating the software interruption or a hardware event for generating a hardware interrupt is generated, and count down when a CPU 1 performs processing to cancel the interrupt request.例文帳に追加
割り込み要求発生イベントの発生回数を保持するためのソフトウェア割り込みカウンタ6,ハードウェア割り込みカウンタ7は、ソフトウェア割り込みを発生させるソフトウェア処理またはハードウェア割り込みを発生させるハードウェアイベントが発生したときにカウントアップし、CPU1がその割り込み要求を取り下げる処理を行うことによりカウントダウンする。 - 特許庁
To provide an interrupt controller or the like that prevents the overhead of the hardware resetting process needed for changing interrupt priority.例文帳に追加
割り込み順位の変更に必要なハードウエア設定変更処理のオーバーヘッドが発生しない割り込みコントローラ等を提供すること。 - 特許庁
To provide an interrupt controlling apparatus capable of executing an interrupt processing in accordance with an unnecessary displacement of a displacement member without preparing a special hardware, and to provide a recording apparatus, an interrupt controlling method and an interrupt controlling program.例文帳に追加
特別なハードウェアを用意することなく、変位部材の不必要な変位に応じた割り込み処理を実行できる割り込み制御装置、記録装置、割り込み制御方法及び割り込み制御プログラムを提供する。 - 特許庁
When a hardware break interrupt occurs after starting to execute the program, debug processing by the hardware break is performed if the value of the program counter is registered in the hardware break point table.例文帳に追加
プログラムの実行開始後、ハードウェアブレーク割り込みが発生した場合、プログラムカウンタの値が前記ハードウェアブレークポイントテーブルに登録されていれば、ハードウェアブレークによるデバッグ処理を行なう。 - 特許庁
A multi-thread processor provided with a plurality of hardware threads being a unit of hardware allocated for execution of one thread is provided with an interrupt management part 105, when one of the hardware threads further receives a second interrupt command while executing a process caused by interruption of a first interrupt command, for making other hardware thread execute a process to be executed by the second interrupt command.例文帳に追加
一つのスレッドの実行に割り当てられるハードウェアの単位であるハードウェアスレッドを複数備えるマルチスレッドプロセッサに対し、ハードウェアスレッドのうちの一のハードウェアスレッドが、第1の割込命令によって割込まれた処理を実行している間にさらに第2の割込み命令を受けたとき、第2の割込命令によって実行される処理を他のハードウェアスレッドに実行させる割込み管理部105を設ける。 - 特許庁
To easily verify interrupt control to an interrupt request signal from the outside by separating the hardware of an input-output device from software in a processor.例文帳に追加
入出力装置のハードウェアとプロセッサ内のソフトウェアとを切り分けて外部から割込要求信号に対する割込制御の検証を容易に行うこと。 - 特許庁
In addition to a function of protecting a switching element by software, a circuit is provided to interrupt switching by hardware.例文帳に追加
ソフトにてスイッチング素子を保護する機能とは別に、ハードによりスイッチングを遮断する回路を別に備える。 - 特許庁
A stack overflow occurs when there is not enough space in memory to run the hardware interrupt routines. 例文帳に追加
スタックあふれは、ハードウェア割り込みルーチンを走らせるのにメモリ上に十分な空間がなくなった時に起る。 - コンピューター用語辞典
One aspect of a multi-thread processor 1 includes: a plurality of hardware threads each of which generates an independent instruction flow; and an interrupt controller 11 that determines whether or not an input interrupt request signal is associated with one or more than one of the plurality of hardware threads, and when the input interrupt request signal is associated, assigns the interrupt request to the associated hardware thread.例文帳に追加
本発明に係るマルチスレッドプロセッサ1の一態様は、それぞれが独立した命令流を生成する複数のハードウェアスレッドと、入力された割り込み要求信号が、前記複数のハードウェアスレッドのうち1つ又は複数と関連付けられているか否かを判定し、関連付けられている場合、当該割り込み要求を関連付けられたハードウェアスレッドに割り当てる割り込みコントローラ11と、を備えたものである。 - 特許庁
To complete rendering as quickly as possible even if an interrupt to suspend an operation of hardware occurs during the rendering by the hardware.例文帳に追加
ハードウェアを用いたレンダリングを行っている最中に、当該ハードウェアの動作を停止させる割り込み処理がなされても、当該レンダリングを可及的に早く終了させるようにする。 - 特許庁
Accordingly, even if an interrupt to suspend the operation of the hardware occurs during rendering by the hardware, the rendering can be completed as quickly as possible without waiting for restart of the operation of the hardware.例文帳に追加
したがって、ハードウェアによりレンダリングを行っている最中に、そのハードウェアの動作を停止させる割り込み処理がなされても、ハードウェアの動作の再開を待つことなく、そのレンダリングを可及的に早く終了させることができる。 - 特許庁
An interruption controller 30 stores the presence/absence of an interrupt signal from hardware, and stores validity/invalidity designation conditions for designating the validity/invalidity of the interrupt signal.例文帳に追加
割込みコントローラ30は、ハードウェアからの割込み信号の有無を割込み要因として保持するとともに、その割込み信号の有効または無効を指定するための有効/無効指定条件を保持する。 - 特許庁
To directly select an interrupt processing routine according to hardware by unnecessitating any polling processing by software or the rewriting of software.例文帳に追加
ソフトウェアによるポーリング処理や、ソフトウェアの書き換えを不要にし、ハードウェアに依って直接的に割り込み処理ルーチンを選択することを可能する。 - 特許庁
An information processor includes a first OS 11 whose priority order is high and a second OS 12 whose priority order is low for sharing hardware resources with the first OS 11, and configured to, when the first OS11 receives interrupt notification from the hardware resources, execute the transfer processing of interrupt notification to the second OS 12 when the interrupt is not to be processed by the first OS 11.例文帳に追加
本発明に係る情報処理装置は、優先順位の高い第1のOS11と、第1のOS11とハードウェア資源を共有する優先順位の低い第2のOS12を備え、ハードウェア資源より第1のOS11が割り込み通知を受けた場合に第1のOS11が処理する割り込みでないときに第2のOS12に対して割込み通知の転送処理を実行する。 - 特許庁
An image processing controller 100 suspends an operation of hardware when receiving instructions of an interrupt of an event that should be executed with higher priority than rendering, such as a copy job, during execution of rendering by the hardware.例文帳に追加
画像処理コントローラ100は、ハードウェアによりレンダリングを実行している最中に、レンダリングよりも優先して実行すべきイベント(コピージョブ等)の割り込みが指示されると、ハードウェアの動作を一時的に停止する。 - 特許庁
To provide an information processor and an interrupt control method, for reducing the load of an OS whose priority order is high concerning interrupt processing when an OS whose priority order is high and an OS whose priority order is low, share hardware resources.例文帳に追加
優先順位の高いOSと優先順位の低いOSがハードウェア資源を共有する場合に、割り込み処理に関して、優先順位の高いOSの負荷を低減可能な情報処理装置及び割り込み制御方法を提供すること。 - 特許庁
The diffusion plate 13 performs as a hardware filter to interrupt the background of vehicle ahead, thereby treating load to determine the raindrop deposition is reduced in a control part 17.例文帳に追加
拡散板13が車両前方の背景を遮断するハードウェアのフィルタとして機能することにより、制御部17における雨滴付着判定の処理負荷が低くなる。 - 特許庁
Since the processor 10 can receive an interrupt by hardware instead of carrying out polling by firmware, the processing load of the processor 10 can be considerably reduced.例文帳に追加
これにより、プロセッサ10はファームウェアによるポーリングを行う代わりにハードウェアによる割り込みを受け付ければよいので、プロセッサ10の処理負担を大幅に削減できる。 - 特許庁
To provide a drawing control device reducing a time from a point when high-priority processing occurs to an execution start of the processing even in environment wherein hardware does not cope with an interrupt or the like.例文帳に追加
ハードウェアが割り込み等に対応していない環境においても、優先度の高い処理が発生した時点から処理の実行開始までの時間を短縮することのできる描画制御装置を得る。 - 特許庁
An MIRQ count circuit 16 is provided for obtaining a first count value HC by counting the number of occurrence of a hardware interrupt request MIRQ being generated at the frame period of image data.例文帳に追加
画像データのフレーム周期で発生するハードウエア割り込み要求MIRQの発生回数を計数することにより第1のカウント値HCを得るMIRQカウント回路16を設ける。 - 特許庁
To improve efficiency during a track following operation in a disk drive by dedicated hardware which monitors specified abnormality during track following and makes a processor interrupt only when specified programmable reference is violated.例文帳に追加
トラック・フォローイング中の特定の異常をモニタして、特定のプログラム可能な基準が違反された場合にのみプロセッサを割込ませる専用ハードウェアにより、ディスク・ドライブ内のトラック・フォローイング動作中の効率を改良する。 - 特許庁
To obtain an emergency message communication method which performs emergency message communication in a response time as short as a hardware interrupt only with software control in the multi-task environment of a computer.例文帳に追加
コンピュータのマルチタスク環境において、緊急メッセージ通信をハードウェア割り込みに匹敵する短いレスポンス時間で、しかもソフトウェアによる制御だけで行うことができる緊急メッセージ通信方法を提供する。 - 特許庁
A vector instruction execution detection part 109 implemented as hardware in the processor 1 detects whether a vector instruction is processed or not, and according to the detection result, the execution of interrupt handling is controlled.例文帳に追加
また、プロセッサ1内部にハードウェアとして実装されるベクトル命令実行検出部109によって、ベクトル命令の処理が行われているか否かを検出し、その検出結果に基づいて割り込み処理の実行を制御する。 - 特許庁
In the audio data output device and the audio data input device which transfer audio data by processing performed in every prescribed frame period, the processing in every prescribed frame period is executed by hardware other than a CPU not to interrupt the CPU in every frame period.例文帳に追加
所定のフレーム周期毎の処理でオーディオデータを転送するオーディオデータ出力装置および入力装置において、該フレーム周期毎の処理をCPU以外のハードウェアで実施し、CPUにはフレーム周期毎の割込がかからないようにする。 - 特許庁
To provide an analog/digital converter that allows hardware to calculate a result of analog/digital conversion so as to eliminate the need for software for the calculation and can manage a frequency of output of an analog/ digital conversion interrupt signal so as to contribute to suppression of the power consumption.例文帳に追加
AD変換結果の演算をハードウェアで行えるようにし、前記演算を行うためのソフトウェアの必要性をなくし、さらにAD変換割込み信号が出力される頻度を管理でき、消費電力の抑制に寄与できるアナログ/ディジタル変換装置を得る。 - 特許庁
The information processing device 1 comprises an OS kernel 101 as a general purpose OS and a plurality of drivers 110 for controlling an input/output device 300, and characteristically comprises an access control part 20, a hardware state management part 30 and an interrupt control part 40.例文帳に追加
情報処理装置1は、汎用OSであるOSカーネル101及び入出力デバイス300を制御する複数のドライバ110を有して構成され、更に、本実施形態特有のアクセス制御部20とハードウェア状態管理部30と割込み制御部40を有して構成される。 - 特許庁
To conduct a confirmation test on interrupts to the model 50 designed using a hardware description language, an abnormal response generation flag 103 showing a request for an abnormal response from a test scenario 102 to a bus model 104 is sent while an interrupt anticipation flag 106 is asserted.例文帳に追加
ハードウェア記述言語により設計されたモデル50についての割り込みの確認テストを実施する時は、割り込み期待フラグ106をアサートした状態で、テストシナリオ102からバスモデル104に対して異常応答の要求を示す異常応答発生フラグ103を送信する。 - 特許庁
Accordingly, a time from detection of a change of the processing mode and the interrupt in the frequency mode setting circuit 101 to generation of the clock signal CLK in the clock generation circuit 102 is unconnected to a processing speed of a program controlling the CPU 20 and is decided according to a response time of a hardware in the clock supply circuit.例文帳に追加
したがって、周波数モード設定回路101で処理モードの変更や割り込みが検出されてからクロック発生回路102でクロック信号CLKが生成されるまでの時間は、CPU20を制御するプログラムの処理速度と無関係になり、クロック供給回路におけるハードウェアの応答時間に応じて決まる。 - 特許庁
To perform the transmission of data easy and rich in flexibility without requiring hardware resources for providing a large number of timers and without frequently using interrupt processing for timer processing when transmitting the original data of low transmission rate through a high rate transmitting medium.例文帳に追加
高速伝送媒体を介して元来の伝送速度が遅いデータを送信する際において、多数のタイマーを設けるためのハードウェア資源を必要とすることがないとともに、タイマー処理のためのインタラプト処理を多用する必要がなく、容易かつ柔軟性に富んだデータの送信を行うことができるようにする。 - 特許庁
This computer system comprises a management table storage device for managing the priority and system state of a plurality of operating systems for managing different hardware resources, respectively; and a CPU for accessing the management table storage device, switching execution of the operating systems via an adjustment process based on the priority and system state, and operating either the interrupt handling or the exception handling and task processing.例文帳に追加
異なるハードウエア資源を夫々管理する複数のオペレーティングシステムの優先度及びシステム状態を管理する管理テーブル記憶装置と、管理テーブル記憶装置にアクセスし、優先度及びシステム状態に基づき、オペレーティングシステムの実行を調停プロセスを経由して切替え、割込処理又は例外処理、並びにタスク処理の何れか1つを動作させるCPUと、を備える。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
