「instruction set processor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A system instruction decoder 113 decodes a system instruction for specifying an operation mode of the processor, which is included neither in the instruction set A nor in the instruction set B.例文帳に追加

システム命令デコーダ１１３は、命令セットＡ及び命令セットＢの何れにも含まれない、プロセッサの動作モードを指定するシステム命令をデコードする。 - 特許庁

A processor comprises a plurality of logical processors and an instruction set.例文帳に追加

１つのプロセッサは、複数の論理プロセッサおよび命令セットを有する。 - 特許庁

To impart a multiscalar execution function to a SIMD instruction set processor.例文帳に追加

ＳＩＭＤ命令セットプロセッサに対しマルチスカラ実行機能を与える。 - 特許庁

To provide a synchronous processor system to which an instruction set of a co-processor or another co-processor can be easily added.例文帳に追加

コプロセッサの命令セット又はコプロセッサを容易に追加することができる同期式プロセッサシステムを提供する。 - 特許庁

DATA PROCESSOR, INSTRUCTION SET SWITCHING METHOD, DATA PROCESSING ARCHITECTURE AND DATA PROCESSOR OPERATING METHOD例文帳に追加

データ処理装置、命令セット切換方法、データ処理アーキテクチャおよびデータ処理装置作動方法 - 特許庁

To provide a method and architecture for a customizable instruction set processor.例文帳に追加

カスタマイズ可能な命令セット・プロセッサの方法およびアーキテクチャが提供される。 - 特許庁

To provide ACPI (advanced configuration and power interface) firmware for an IA-64 instruction set processor.例文帳に追加

ＩＡ−６４命令セットプロセッサ用のＡＣＰＩファームウェアを提供すること。 - 特許庁

To provide a processor operated in response to a instruction set containing a plurality of commands.例文帳に追加

複数の命令を含む命令セットに応答して動作することができるプロセッサ。 - 特許庁

The elements of a processor and a co-processor are constituted so that a floating point instruction set architecture can be executed.例文帳に追加

プロセッサ及びコウプロセッサのエレメントが、浮動小数点命令セットアーキテクチャを実行するように構成されている。 - 特許庁

To strengthen an instruction set architecture to a vectorization processing instruction and to improve the fine architecture of a processor, based on the instruction set architecture in a vectorization data processing area.例文帳に追加

ベクトル化処理命令に対する命令セットアーキテクチャを強化すること、および、ベクトル化データ処理領域において、命令セットアーキテクチャ準拠プロセッサの微小アーキテクチャを改善すること - 特許庁

This VLIW processor is provided with a compact external instruction set and combines the instruction level parallelism of a VLIW architecture with the 'footprint' of an encoded code of a densified 16-bit instruction set.例文帳に追加

コンパクトな外部命令セットを備えて、ＶＬＩＷアーキテクチャの命令レベルパラレリズムを、高密度化１６ビット命令セットの符号化したコードの「フットプリント」と組み合わせたＶＬＩＷプロセッサ。 - 特許庁

To intensify instruction set architecture to a vectorization processing instruction and to improve very small architecture of a processor based on the instruction set architecture in a vectorized data processing area.例文帳に追加

ベクトル化処理命令に対する命令セットアーキテクチャを強化すること、および、ベクトル化データ処理領域において、命令セットアーキテクチャ準拠プロセッサの微小アーキテクチャを改善すること。 - 特許庁

An instruction set fifo_write reg0, exe_PROm and snd_PROn for transferring a command and a coordinate between a first processor 10 and second processor 11 to fifth processor 14 is defined.例文帳に追加

第1プロセッサ１０と第2プロセッサ１１〜第５プロセッサ１４との間でコマンドや座標等のやり取りを行うための命令セット、fifo_write reg0, exe_PROｍ, snd_PROnを定義する。 - 特許庁

To provide an information processor capable of high-speed execution by simplifying pipeline control in the information processor having an instruction set including a prefix instruction.例文帳に追加

プリフィックス命令を含む命令セットを有する情報処理装置におけるパイプライン制御を簡略化して高速実行可能な情報処理装置を提供する。 - 特許庁

Particular instruction access indicators that have been set by a processor in the data processing system in response to execution of the code by the processor are identified to form set instruction access indicators.例文帳に追加

プロセッサによるコードの実行に応答してデータ処理システム内でプロセッサによって設定される特定の命令アクセス・インジケータが、設定された命令アクセス・インジケータを形成するために識別される。 - 特許庁

Interruption is started inside the processor in response to detection of a repeat instruction flag set during the last execution of the repeat instruction.例文帳に追加

繰返し命令の最後の実行中にセットされた繰返し命令フラグの検出に応答して、プロセッサ内部で割込みが開始される。 - 特許庁

The processor 100(1) comprises a first decoder 116 for decoding instructions included in an instruction set A, a second decoder 118 for decoding instructions included in an instruction set B, a register file A 134 for the instruction set A, a register file B 135 for the instruction set B, and a shared register file 136.例文帳に追加

プロセッサ１００（１）は、命令セットＡに含まれる命令をデコードする第１デコーダ１１６と、命令セットＢに含まれる命令をデコードする第２デコーダ１１８と、命令セットＡ用のレジスタファイルＡ１３４と、命令セットＢ用のレジスタファイルＢ１３５と、共有レジスタファイル１３６とを備える。 - 特許庁

To provide a processor element to be constituted so as to execute 32-bit fixed length instruction set architecture and with backward compatibility with 16-bit fixed length instruction set architecture.例文帳に追加

３２ビット固定長命令セットアーキテクチャを実行するように構成され、１６ビット固定長命令セットアーキテクチャと後方互換性を持つプロセッサエレメントを提供すること。 - 特許庁

This invention provides a computer program and a data processor instruction set with variable Mux instructions.例文帳に追加

本発明は、コンピュータプログラムおよびデータプロセッサ命令セットに可変再配列Ｍｕｘ命令を提供する。 - 特許庁

Concerning the microprocessor system for executing an instruction described in a program, this system is provided with a main processor 100 for executing the first instruction set on hardware and executing the second instruction set on software and a coprocessor 200, which is operated under the control of the said main processor, for executing the said second instruction set on hardware.例文帳に追加

プログラムに記述された命令を実行するマイクロプロセッサシステムにおいて、第１の命令セットをハードウェア上で実行すると共に第２の命令セットをソフトウェア上で実行するメインプロセッサ１００と、前記メインプロセッサの管理下で動作して前記第２の命令セットをハードウェア上で実行するコプロセッサ２００とを備える。 - 特許庁

The program type section 48 and the program type data route 32 control the customizable instruction set processor and are programmed by a user so as to provide a customizable instruction set for adding the functionability to this processor.例文帳に追加

プログラム式部分４８とプログラム式データ経路３２は、カスタマイズ可能な命令セット・プロセッサ１０を制御し、これに機能性を追加するカスタマイズ可能な命令セットを提供するように、利用者によってプログラムされる。 - 特許庁

The instruction set comprises one or more instructions which cause a first logical processor to make a processor execution resource previously reserved for the first processor available to a second processor among the plurality of processors in response to the first logical processor being scheduled so as to enter a waiting state, when the instruction set is executed by the first logical processor.例文帳に追加

命令セットは、第１の論理プロセッサによって実行されたとき、第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、第１の論理プロセッサが、第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する。 - 特許庁

In the second processor 11 to the fifth processor 14, the instruction is performed only when PROm of the instruction set is matched with self-ID in performing a control program and the instruction is canceled when it is not matched with self-ID.例文帳に追加

第２プロセッサ１１〜第５プロセッサ１４では、制御プログラムの実行に際して、命令セットのＰＲＯｍが自身のＩＤに一致する場合にのみ命令を実行し、自身のＩＤに一致しない場合にはその命令を破棄する。 - 特許庁

A data shift instruction is defined as an instruction to set the number of data units to be shifted in the configuration of data blocks to a processor unit under the data shift instruction, and the processor unit depending on the data shift instruction is constituted so that the data units in the number equivalent to the number set by the data shift instruction can be shifted between a data memory and an intermediate memory unit.例文帳に追加

データシフト命令とは、プロセッサユニットに当該データシフト命令によって、データブロックの形態でシフトすべきデータユニットの数を設定するものであると定義され、プロセッサユニットは、これがデータシフト命令に依存して、データシフト命令により設定された数に相応する数のデータユニットをデータメモリと中間メモリユニットとの間でシフトするように構成する。 - 特許庁

A configurable RISC processor implements a user-definable instruction set with high performance fixed and variable length encoding.例文帳に追加

構成可能なＲＩＳＣプロセッサは、高性能固定及び可変長符号化を有するユーザ定義の命令を実行する。 - 特許庁

An execution instruction part 38 outputs an execution instruction of the business form processing contents which are set in the candidate registration business form to a business form processor based on an instruction of a user or a magnitude of the difference degree.例文帳に追加

実行指示部３８は、使用者の指示または相違度の大きさに基づいて候補登録帳票に設定された帳票処理内容の実行指示を帳票処理装置に出力する。 - 特許庁

This method for obtaining the processor by the separation of the control flow code has an instruction set format for separating an instruction for calculating conditions of a branch and a branch instruction from normal instructions except it, and processes an execution code constructed in the instruction set format.例文帳に追加

制御フローコードの分離によるプロセッサの実現方法において、分岐命令と分岐の条件を計算するための命令を、それらを除く通常の命令から分離するための命令セット形式を備え、この命令セット形式で構築された実行コードを処理する。 - 特許庁

In returning from an interrupt process, the central processor executes a resistor restoration instruction (RESBANK instruction), and returns storage information to a register set from the register bank.例文帳に追加

割り込み処理から復帰するとき、中央処理装置は、レジスタ復帰命令（ＲＥＳＢＡＮＫ命令）を実行し、レジスタバンクからレジスタセットに記憶情報を復帰する。 - 特許庁

To provide a data processor provided with an instruction set suitable for reducing a code size and coping flexibly with addition of a register number.例文帳に追加

コードサイズの縮小に適し、レジスタ数の追加にも柔軟に対応した命令セットを備えたデータ処理装置を提供する。 - 特許庁

In the middle of processor program coding, it is possible to convert an arbitrary assembler instruction set into an executable code to perform the simulation.例文帳に追加

また、プロセッサプログラムのコーディング途中に、任意のアセンブラインストラクションセットを実行コードに変換し、シミュレーションを行うことができる。 - 特許庁

Since the processor 1 has only to give the control instruction to either of the switches, the processor 1 saves trouble of giving the control instruction to both switches and can set both switches 61, 62 at the same time.例文帳に追加

プロセッサ１はいずれか一方のスイッチに制御命令を送出すれば良いので、両側のスイッチ６１，６２に対して制御命令を出す手間が省ける上、両側のスイッチ６１，６２に同時に設定できる。 - 特許庁

An information processing apparatus 400 comprises a processor 410, a main memory 420 and a network 430 and includes, in an instruction set, a memory access instruction to enable a plurality of element data items designated by an instruction, among element data stored in the main memory 420, to be accessed with one instruction.例文帳に追加

情報処理装置４００は、プロセッサ４１０、主記憶４２０、ネットワーク４３０を備え、主記憶４２０に記憶された要素データのうち、命令で指定された複数の要素データを１命令でアクセスできるメモリアクセス命令を命令セットに含む。 - 特許庁

When the said coprocessor 200 meets a specified instruction, for which it is necessary to operate data under the control of the said main processor 100, in the said second instruction set, a notice is issued to the said main processor 100 and the execution of the relevant instruction is demanded.例文帳に追加

前記コプロセッサ２００は、前記第２の命令セットのうち、前記メインプロセッサ１００の管理下にあるデータを操作する必要を生ずる特定の命令に遭遇した場合、前記メインプロセッサ１００に通知を発行して当該命令の実行を依頼する。 - 特許庁

Concerning this timing setting system, the address range of a bus repeater 1 is arbitrarily set according to a software instruction from a processor (CPU) 4 and performs independent timing setting within the set address range.例文帳に追加

プロセッサ（CPU）４からのソフトウエア命令にて、バス中継器１におけるアドレス範囲の設定を任意に行い、設定したアドレス範囲の独立したタイミング設定を行う。 - 特許庁

To provide a data processor provided with an instruction set suitable for the reduction of a code size for flexibly coping with the addition of a register number as well.例文帳に追加

コードサイズの縮小に適し、レジスタ数の追加にも柔軟に対応した命令セットを備えたデータ処理装置を提供する。 - 特許庁

This method is directed to a processor element constituted to execute integer instruction set architecture, for example, a microprocessor or a micro controller.例文帳に追加

本発明は、整数命令セットアーキテクチャを実行するために構成されたプロセッサエレメント、例えばマイクロプロセッサ又はマイクロコントローラに向けられる。 - 特許庁

To provide a method and a structure which permit a mutiprocessing system to use any processor instruction set and a memory architecture in order to efficiently emulate the behavior of another multiprocessing system using any other processor instruction.例文帳に追加

あるマルチプロセッシング・システムが、何らかのプロセッサ命令セットとメモリ・アーキテクチャを使用して、他の何らかのプロセッサ命令を使用する他のマルチプロセッシング・システムの挙動を効率よくエミュレートすることができる方法および構造を提供すること。 - 特許庁

The cycle and the 01 ratio of the pulse generator can be set by a management processor, and the processor can receive an operation instruction from an external management device by a communication protocol such as an SNMP.例文帳に追加

パルス発生器の周期および０１比は管理プロセッサにより設定可能であり、同プロセッサはＳＮＭＰなどの通信プロトコルによる外部の管理装置から動作指示が可能とする。 - 特許庁

The apparatus also includes an instruction set for instructing the processor to add target charge levels for defining a plurality of data values for each of the memory cells.例文帳に追加

更に、各メモリセルに対する複数のデータ値定義用の目標電荷レベルを付加するようプロセッサに指示するための命令セットが含まれる。 - 特許庁

To provide an instruction set converter capable of performing an optimized program code conversion in order to make a processor perform the execution of a program at a high speed.例文帳に追加

プロセッサがプログラムの実行を高速に行えるように最適化されたプログラムコードの変換が可能な命令セット変換装置を提供する。 - 特許庁

The processor executes instructions in an instruction set by an arithmetic unit 204 and executes other custom instructions by a second arithmetic unit 205, respectively.例文帳に追加

本発明によるプロセッサは、命令セット内の命令は演算器２０４で、それ以外のカスタム命令は第２演算器２０５でそれぞれ実行する。 - 特許庁

A switch controls an instruction processor 100 to interpret each instruction under, alternately, the first or second instruction set as directed by the first flag value of the table entry corresponding to a memory page for the instruction in response to a first flag value stored in each table entry.例文帳に追加

スイッチは、各テーブルエントリに記憶された第１のフラグ値に応答し、命令のメモリページに対応するテーブルエントリの第１のフラグ値による指示に従って代替的に第１または第２の命令セットのもとで命令を解釈するように命令プロセッサ１００を制御する。 - 特許庁

In this data processor (1), a CPU (2) for decoding an instruction and performing the instruction sets control data through a bus (13), and the data processor (1) has a multiple-length arithmetic circuit (8) for performing arithmetic processing to multiple-length data on the basis of the set control data.例文帳に追加

データプロセッサ（１）は、命令を解読して実行するＣＰＵ（２）によりバス（１３）を介して制御データが設定され、設定された制御データに基づいて多倍長データに対する演算処理を行う多倍長演算回路（８）を有する。 - 特許庁

The scanner 2 includes a storing part 21 for storing scanner set information 210, a set information managing means 200A for changing the scanner set information 210 on the basis of a setting instruction information for instructing to change a set value, and a set command generating means 203 for outputting the setting instruction information as a setting command to another image processor.例文帳に追加

スキャナ２は、スキャナ設定情報２１０を記憶する記憶部２１と、設定値を変更するように指示する設定指示情報に基づいてスキャナ設定情報２１０を変更する設定情報管理手段２００Ａと、その設定指示情報を設定コマンドとして他の画像処理装置に出力する設定コマンド生成手段２０３とを備える。 - 特許庁

To provide a new control apparatus for preventing a reduction in processing speed due to code conversion of a program when a sequence processing program having an instruction set of another processor is executed on its own processor.例文帳に追加

他のプロセッサの命令セットで構成されたシーケンス処理プログラムを自プロセッサ上で実行する際に、プログラムのコード変換による処理速度の低下を防ぐ新しい制御装置を提供する。 - 特許庁