「instruction set processor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This system uses a power source management logic for reducing power consumption and a starting time in a state that the use of a complicate instruction set calculation(CISC) processor system is available.例文帳に追加

該システムが複雑命令セット演算（ＣＩＳＣ）プロセッサー・システムの使用を可能とする態様で電力消費と起動時間を低減する電源管理ロジックを用いる。 - 特許庁

In one state of the S latch, the processor is set so as to be put in a security mode where only an instruction is performed, and any command from an ICE device is not performed.例文帳に追加

Ｓラッチの１つの状態は、プロセッサが命令だけを実行し、インサーキット・エミュレータ（ＩＣＥ）装置からのコマンドを実行しないという機密保護モードにプロセッサを設定する。 - 特許庁

In the processor which is not connected to the coprocessor, a process is set so that it operates only by the processor connected to the coprocessor with an exception generated when an instruction using the coprocessor is performed as a trigger, and the processor which is to be used for execution is switched in accordance with the loads of the respective processors after the coprocessor is used.例文帳に追加

コプロセッサと接続しないプロセッサで、コプロセッサを使用する命令を実行したときに発生する例外を契機に、コプロセッサと接続するプロセッサのみで動作するようにプロセスを設定し、コプロセッサを使用した後、各プロセッサの負荷に応じて、実行するプロセッサを切り替える。 - 特許庁

The data processor 1 includes branch condition generating instructions (ANDORP, ORANDP) for generating a branch condition by composite logical operation using plural bits included in the predicate register 12 in an instruction set.例文帳に追加

データ処理装置（１）は、プレディケートレジスタ（１２）の複数ビットを用いる複合論理演算によって分岐条件を生成する分岐条件生成命令（ＡＮＤＯＲＰ，ＯＲＡＮＤＰ）を命令セットに有する。 - 特許庁

In response to a setting instruction with designation of identification information related to a group of set values, the processor performs, based on a group of set values specified by the designated identification information, setting of each setting item related to the set values contained in the group.例文帳に追加

設定値の集合に係る識別情報を指定した設定指示により、当該指定された識別情報によって特定される設定値の集合に基づき、当該集合に含まれる設定値に係る各設定項目の設定を行う情報処理装置である。 - 特許庁

A customizable instruction set processor realizes complicated operation to take a long time not by executing the sequence of operations in a software routine and by executing one group of specific functions in hardware while reconstituting one part of an instruction executing device 34.例文帳に追加

カスタマイズ可能な命令セット・プロセッサは、ソフトウェア・ルーチンにおいて演算の列を実行するのではなく、命令実行装置３４の一部分を再構成して、ハードウェアにおいて一群の特有の関数を実施することによって、複雑で時間のかかる演算を実現する。 - 特許庁

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system.例文帳に追加

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。 - 特許庁

According to the instruction of the command set of this read request, the built-in disk device 150 transfers a response and data through communication equipment 145 and communication bus 190 to the information processor 200.例文帳に追加

内蔵ディスク装置１５０は、この読み出し要求のコマンドセットの指示に従って応答及びデータを通信装置１４５、通信バス１９０を介して情報処理装置２００へ転送する。 - 特許庁

The processor receives the sensor signal, analyzes the sensor signal based upon an instruction set to determine the pointing vector 21 of the user, and configures the user interface 16 based upon the pointing vector 21 of the user.例文帳に追加

このプロセッサは、センサ信号を受信して、センサ信号を命令セットに基づいて分析してユーザのポインティングベクトル２１を決定し、ユーザのポインティングベクトル２１に基づいてユーザインタフェース１６を設定する。 - 特許庁

The processor element 12 constituted so as to execute the 32-bit fixed length instruction set architecture has the backward compatibility to execute 16-bit fixed length instruction setting architecture by converting each of 16-bit instructions into one or more sequences of 32-bit instructions.例文帳に追加

３２ビット固定長の命令設定アーキテクチャを実行するように構成したプロセッサエレメント１２は、１６ビット命令の各々を一つ以上の３２ビット命令のシーケンスに変換することによって１６ビット固定長の命令設定アーキテクチャを実行するために後方互換性がある。 - 特許庁

Data obtained by fixing a designated digit to "0" or "1" in describing a specific value in the processor element are generated by each processor element; the data generated by the respective processor elements are simultaneously compared with values designated by an instruction code throughout all the processor elements, and the comparison result is set in a flag included in the arithmetic control register.例文帳に追加

各プロセッサエレメントにて、プロセッサエレメントに固有の数値を２進法により表記させた際の、指定された位を“０”若しくは“１”に固定させたデータを生成し、上記の各プロセッサエレメントにて生成されたデータと、命令コードにより指定された数値を全プロセッサエレメントに渡って同時に比較し、比較結果を上記演算制御レジスタに含まれるフラグに設定する。 - 特許庁

An instruction for reading data set on a recycling object from a memory and an instruction for allowing a processor to vary the recycle recovery quantity of the recycle object in term of probability according to the number of deterioration items based on the data set and to calculate the distribution of variation in the recycle ratio of the whole recycling object by using the recycle recovery quantity.例文帳に追加

メモリからリサイクル対象に関するデータセットを読み込ませる命令と、プロセッサにおいて前記データセットに基づき劣化項目数に応じて前記リサイクル対象のリサイクル回収量を確率的に変動させ、該リサイクル回収量を用いて前記リサイクル対象全体のリサイクル率の変動分布を算出させる命令とを含む。 - 特許庁

When a system crash flag 16_2 in a service processor 15 is set, a crossbar 10 separates a cell 1 which originally constitutes a partition P_1 according to an instruction from the service processor 15, and incorporates a cell 3 which is preliminarily prepared as a spare cell 1 not belonging to any partitions P_1 and P_2.例文帳に追加

サービスプロセッサ１５内のシステムクラッシュフラグ１６_2がセットされている場合には、クロスバー１０はサービスプロセッサ１５からの指示により元々パーティションＰ_1を構成していたセル１を切り離し、パーティションＰ_1、Ｐ_2のいずれにも属さない予備セルとして予め用意しておいたセル３をパーティションＰ_1に組み込む。 - 特許庁

When it is confirmed by a display synchronizing signal 108 that the video buffer display switching instruction 102 is not recognized in the other plotting processor even after the lapse of prescribed time, the occurrence of any fault in the other plotting processor is judged and error flags 104 and 106 are set to '1'.例文帳に追加

また、他の描画処理装置にて所定時間が経過してもビデオバッファ表示切替命令１０２を認識していないと表示同期信号１０８により確認した場合、他の描画処理装置に何らかの障害が発生したと判断し、エラーフラグ１０４，１０６を“１”にセットする。 - 特許庁

The processor operates in a partial emulation model in which source instruction set architecture (ISA) instructions are directly processed in the direct execution mode and translated code generated by an emulation engine is processed in the emulation execution mode.例文帳に追加

プロセッサは、ソース命令セットアーキテクチャ（ＩＳＡ）命令は直接実行モードで直接処理され、エミュレーションエンジンが生成する変換済みコードはエミュレーション実行モードで処理される、という部分的なエミュレーションモデルで動作する。 - 特許庁

The processor may execute an instruction that performs an operation on a first array of the set of arrays so that the operation is performed with selectivity with respect to the data elements of the first array.例文帳に追加

プロセッサは複数アレイのセットのうちの第１のアレイについて操作を実行する命令を実行することができ、その操作が第１のアレイのデータ・エレメントに関する選択性によって実行されるようになっている。 - 特許庁

The invention comprises data storage means 222a configured to store a plurality of operating systems 223 and a virtual machine monitor application program configured to receive at least one instruction from each of the operating systems 223, communicate with a processor 216a according to the instruction set architecture, and switch operating system access to the processor 216a upon receipt of an electrical signal representing an event.例文帳に追加

各々のオペレーティングシステム２２３から少なくとも一つの指示を受け取って、命令セット・アーキテクチャによってプロセッサ２１６ａと通信して、イベントを表している電気信号を受けると、オペレーティングシステム・アクセスをプロセッサ２１６ａに移すように構成される複数のオペレーティングシステム２２３およびバーチャル・マシン・モニタ・アプリケーション・プログラムを格納するように構成されるデータストレージ手段２２２ａを備える。 - 特許庁

The method (and a system), for executing a mutiprocessor program created for a target instruction set architecture on a host computing system having a plurality of processors designed for processing an instruction of second instruction set architecture, includes a step which expresses each part of a program designed for being operated on one processor of a target computing system as one or two or more program threads to be executed on a host computing system.例文帳に追加

第２の命令セット・アーキテクチャの命令を処理するように設計された複数のプロセッサを有するホスト・コンピューティング・システム上でターゲット命令セット・アーキテクチャ用に作成されたマルチプロセッサ・プログラムを実行するための方法（およびシステム）は、ターゲット・コンピューティング・システムの１つのプロセッサ上で動作するように設計されたプログラムの各部分を、ホスト・コンピューティング・システム上で実行すべき１つまたは複数のプログラム・スレッドとして表現するステップを含む。 - 特許庁

To save the contents of a general register and a control register in main storage at high speed when an interrupt occurs in a processor having no data path and instruction set for directly transferring the contents of a control register group to the main storage.例文帳に追加

制御レジスタ群の内容を主記憶へ直接に転送するデータパス及び命令セットを有しないプロセッサにおいて、割込み発生時に汎用レジスタおよび制御レジスタの内容を主記憶へ高速に退避し得るようにする。 - 特許庁

To provide an order processor for reducing any operation mistake by inputting the order of merchandise to be manufactured after receiving an order and cooked-ahead merchandise whose manufacturing instruction is not necessary without changing any set data.例文帳に追加

注文を受けてから製造する商品と製造指示が不要な作り置きした商品との注文入力を、設定データを変更することなく行うことができ、操作ミスを減少する注文処理装置を提供する。 - 特許庁

When a copy mode is set to the interface circuit boards 21, 22 in active and standby sides under the control of the processor 1 in this copy function, both interface circuit boards 21, 22 respectively inform the switches 61, 62 under the control about a control instruction from the processor 1 to control the switches.例文帳に追加

このコピー機能においては、プロセッサ１の制御により、動作側及び待機側のインタフェース回路基板２１、２２に対してコピーモード設定されると、両側のインタフェース回路基板はプロセッサ１からの制御命令を、それぞれ配下の該当するスイッチ６１，６２に対して通知し、制御するという動作を実行するものである。 - 特許庁

The information processor 100 outputs a production progress state of a product in which a design change occurred, and executes an action set in advance in accordance with the progress state when accepting a request for the design change according to an instruction from a user.例文帳に追加

情報処理装置１００は、ユーザからの指示に従って、設計変更の依頼を受け付けると、当該設計変更が生じた製品の生産進捗状況を出力し、その進捗状況に応じて事前に設定されたアクションを実行する。 - 特許庁

The dial-up connection system 10 is configured to connect network terminal equipment 20 through a dial-up connection line 19 to the connection end information management server of an ISP 12 (Instruction Set Processor); obtaining information on the connection end of the nearest dial-up server 13a or 13b.例文帳に追加

ダイヤルアップ接続システム１０は、ネットワーク端末機器２０がダイヤルアップ接続回線１９を介してＩＳＰ１２の接続先情報管理サーバに接続し、最寄りのダイヤルアップサーバ１３ａ又は１３ｂの接続先情報を取得する構成とする。 - 特許庁

An image-processing circuit 16 for performing scanner processing and printer processing by a DMA processor 2 that includes an instruction memory 21 inside and has a command set specialized only in data transfer, is connected to a masking circuit 7 for performing a matrix operation of image data.例文帳に追加

内部にインストラクションメモリ２１を内蔵しデータ転送のみに特化した命令セットを持つDMAプロセッサ２によりスキャナ処理、プリンタ処理を行う画像処理回路１６と、画像データのマトリクス演算を行うマスキング回路７とが接続される。 - 特許庁

The first control module can include a memory device for storing operation instruction for the game machine, and the audio control module can include an audio memory device for storing audio data set processed by the audio processor for audio output.例文帳に追加

また、第１制御モジュールに、ゲーム機の動作命令を保管するメモリデバイスを含めることができ、オーディオ制御モジュールに、オーディオ出力を作るためにオーディオプロセッサが処理するオーディオデータセットを保管するオーディオメモリデバイスを含めることができる。 - 特許庁

The multimedia/personal-computer based system for placing information, communication, and entertainment devices in operation in an automobile uses electric power management measures which reduce the power consumption and shorten the startup time by a system facilitating the use of a complicated instruction set computation(CISC) processor system.例文帳に追加

自動車内で情報、通信、及び娯楽装置を作動させるためのマルチメディア／パソコンベースのシステムは、複雑命令セット計算（ＣＩＳＣ）プロセッサシステムの使用を容易にする方式で、電力消費を低減し、起動時間を短縮する電力管理対策を使用する。 - 特許庁

An auxiliary memory control unit 240, which receives the instruction to start the operation of the I/O function, performs emulation processing to the respective commands of the CCW command stream, generates a command set and requests data read to a disk device 150 built in an information processor 100.例文帳に追加

Ｉ／Ｏ機能の動作開始の指示を受けた補助記憶制御装置２４０は、ＣＣＷコマンド列の各コマンドのエミュレーション処理を行い、コマンドセットを生成して、情報処理装置１００内の内蔵ディスク装置１５０に対しデータ読み出し要求を行う。 - 特許庁

The processor also comprises a memory control part 103 for setting a priority order of instruction data transfer according to the urgency and, in the set priority order, reading out instructions fetch-requested by the fetch parts 107a to 107d from the memory.例文帳に追加

また、緊急度に基づいて命令データ転送の優先順位を設定し、設定された優先順位にしたがってフェッチ部１０７ａ〜１０７ｄのフェッチ要求にかかる命令を前記メモリから読み出すメモリ制御部１０３によってプロセッサを構成する。 - 特許庁

The processor 22 provides a plurality of different axis sets each having capability of being requested about movement of the camera in its axis, and is provided with means for selecting an axis from among axis sets or not less than one axis set so that the camera moves in response to the instruction of the controller.例文帳に追加

プロセッサ２２は、その軸においてカメラの動きが要求される可能性のある複数の異なる軸セットを提供し、さらに、コントローラの指令に応じてカメラが動くように、軸のセットまたは１つ以上の軸セットからの軸を選択する手段が設けられる。 - 特許庁

The ball dispensing processor 30 includes extended ball number setting buttons 39a, 39b, which obtain the value information associated with a record medium, and can optionally extend and set an instruction number of game media to be ejected on one piece basis to a Pachinko machine 10.例文帳に追加

玉貸出処理機３０は、記録媒体に関連付けられた価値情報を取得するとともに、パチンコ機１０に対して、遊技媒体の投出指示数を１個単位で任意に拡張および設定可能な拡張玉数設定ボタン３９ａ、３９ｂを備える。 - 特許庁

A data setting instruction from a master processor or the change of a status in a system is defined as a start point, and a processing sequencer makes a plurality of pieces of DMA process data setting in parallel based on preliminarily set data setting information including the execution sequence information between a plurality of pieces of data setting.例文帳に追加

マスタプロセッサからのデータ設定指令あるいはシステム内のステータスの変化を起点として、予め設定された複数のデータ設定間の実行順序情報を含むデータ設定設定情報をもとに、処理シーケンサが複数ＤＭＡにデータ設定を並列処理させる。 - 特許庁

When a combining instruction to make the plurality or print jobs into one combined job is made, this problem is solved by providing an information processor with a means to analyze print setting information for the plurality of print jobs and to generate print setting information for the combined job formed by unifying pieces of information only one of which can be set for one print job.例文帳に追加

複数の印刷ジョブを１つの結合ジョブにする結合指示がなされた場合に、複数の印刷ジョブの印刷設定情報を解析し、１つの印刷ジョブに対して１つしか設定できない情報を統一した結合ジョブ用の印刷設定情報を生成する手段を有することにより解決する。 - 特許庁