「interconnect」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

One of the plate of the capacitor is integral with a conductive layer of the interconnect layer, so that the capacitor plate communicates electrically with the interconnect layer.例文帳に追加

コンデンサのプレートの一方は、相互接続層の導電層と一体化されているので、そのコンデンサ・プレートは、相互接続と電気的に接続されている。 - 特許庁

Since the second interconnect 8 is not formed on the protective film 7, the level difference between the upper surface of the second interconnect 8 and the interlayer film 11 of the pixel portion 1 is reduced.例文帳に追加

第２の配線８が保護膜７上に形成されないので、第２の配線８上面と画素部１の層間膜１１との段差は小さくなっている。 - 特許庁

The second interconnect lines are prepared in plurality separately along the charge transfer direction, and the first introduction section extends through each estranging portion between a plurality of the second interconnect lines.例文帳に追加

第２の配線は電荷転送方向に沿って離間して複数設けられ、第１導入部は、複数の第２の配線の各離間部を通って延びている。 - 特許庁

CALCULATION METHOD FOR INTERCONNECT CAPACITANCE, AND DESIGN SUPPORT DEVICE FOR WIRING PATTERN例文帳に追加

配線間容量の算出方法および配線パターンの設計支援装置 - 特許庁

To interconnect tabs of laminated cells without bending the tabs.例文帳に追加

積層されたラミネート電池のタブ同士を、タブを折り曲げることなく接続する。 - 特許庁

SOLAR CELL, SEMICONDUCTOR DEVICE LINK, AND ITS CONNECTING INTERCONNECT例文帳に追加

太陽電池セルおよび半導体装置連結体ならびにその接続配線 - 特許庁

COPPER INTERCONNECT WIRING AND METHOD AND APPARATUS FOR FORMING THEREFOR例文帳に追加

銅相互接続配線、ならびにそれを構成するための方法および機器 - 特許庁

An Al plug 31 penetrating the interlayer dielectric 1 and coming into contact with both the lower layer Cu interconnect line 21 and the upper layer Cu interconnect line 41 is provided.例文帳に追加

層間絶縁膜１を貫通して下層Ｃｕ配線２１と上層Ｃｕ配線４１との双方に接触するＡｌプラグ３１を設ける。 - 特許庁

To make an interconnect region (for example, a picture frame) smaller.例文帳に追加

本発明の目的は、配線領域（例えば額縁）を小さくすることにある。 - 特許庁

MULTIPLE MEMBER INTERCONNECT FOR SURGICAL INSTRUMENT AND ABSORBABLE SCREW FASTENER例文帳に追加

外科用器具のための複数部材相互接続および吸収性ねじファスナー - 特許庁

Ratios of the first interconnect 34 and the second interconnect 35 facing the glass fiber yarns 26 and resin are specified in direct opposition to each other.例文帳に追加

ガラス繊維糸２６および樹脂に向き合わせられる第１配線３４の割合および第２配線３５の割合とは正反対に規定される。 - 特許庁

The fixed value response circuit 14 which has received the reading instruction signal from the interconnect 12 is configured to transmit a fixed value which is unique to the slave module 13 set as the connection destination of the master module 11 by the interconnect 12 to the interconnect 12.例文帳に追加

インターコネクト１２から読み出し命令信号を受信した固定値応答回路１４は、インターコネクト１２によってマスターモジュール１１の接続先とされたスレーブモジュール１３固有の固定値を、インターコネクト１２に送信する。 - 特許庁

Each of nodes 52 is practically equal and has at least one processing unit 54 coupled to a local interconnect 58 and a node controller 56 coupled between the local interconnect 58 and the node interconnect switch 55.例文帳に追加

各ノード５２は実質的に同一であり、各ノードがローカル相互接続５８に結合される１つ以上の処理ユニット５４と、ローカル相互接続５８とノード相互接続スイッチ５５との間に結合されるノード制御装置５６を持つ。 - 特許庁

To form a high quality void-free interconnect line having a low resistivity easily on the surface of a substrate even when a relatively wide interconnect line and relatively narrow fine interconnect line exist mixedly on the same plane.例文帳に追加

相対的に幅の広い幅広配線と幅の狭い微細配線とが同一面内に混在する場合であっても、基板の表面に、ボイドがなく、しかも比抵抗値の小さい高品質の配線を容易に形成できるようにする。 - 特許庁

In the semiconductor device having a circuit formed of a plurality of thin film transistors 100, a gate interconnect line 22 connected commonly with a plurality of thin film transistors 100 is divided and the divided gate interconnect lines 22 are connected electrically through a connection interconnect line 29 arranged on an upper layer of the gate interconnect line 22.例文帳に追加

複数の薄膜トランジスタ１００により回路が形成された半導体装置であって、複数の薄膜トランジスタ１００に共通接続されたゲート配線２２が分割されており、分割されたゲート配線２２同士が、ゲート配線２２よりも上層に配置された接続配線２９により電気的に接続されている。 - 特許庁

The semiconductor device includes a semiconductor substrate, a first insulating film (third insulating film 24) formed on the semiconductor substrate, having a first trench (second interconnect trench 28), and having a composition ratio varying along the depth, and a first metal interconnect (second metal interconnect 25) filling the first trench (second interconnect trench 28).例文帳に追加

半導体装置は、半導体基板と、半導体基板上に形成され、第１の溝（第２の配線溝２８）を有し、高さ方向において組成比が異なる第１の絶縁膜（第３の絶縁膜２４）と、第１の溝（第２の配線溝２８）を埋める第１の金属配線（第２の金属配線２５）とを備えている。 - 特許庁

The interconnect layer has a cavity, and the capacitor is installed in the cavity.例文帳に追加

相互接続の中に空洞を設け、コンデンサをその空洞の中に形成する。 - 特許庁

INFORMATION PROCESSOR, PCI (PERIPHERAL COMPONENT INTERCONNECT) BUS CONTROL METHOD, AND PCI BUS CONTROL PROGRAM例文帳に追加

情報処理装置、ＰＣＩバス制御方法、およびＰＣＩバス制御プログラム - 特許庁

METHOD OF PREPARING INTERCONNECT LAYER WITH SMALL LEAKAGE CURRENT IN INTEGRATED CIRCUIT例文帳に追加

集積回路内に漏れ電流の少ない相互接続層を作成する方法 - 特許庁

To provide an optical interconnect of parallel fiber fan-out for optical fiber system.例文帳に追加

光ファイバシステム用並列ファイバ・ファン・アウトの光インターコネクトを提供すること。 - 特許庁

An interconnect metal layer PC is formed so as to fill the plurality of groove portions.例文帳に追加

複数の溝部を充填するように配線金属層ＰＣが形成される。 - 特許庁

BALL-BUMP BONDED RIBBON-WIRE INTERCONNECT AND METHOD OF CONNECTING ELECTRONIC COMPONENT TO SUBSTRATE例文帳に追加

ボール・バンプ結合リボン・ワイヤ配線及び電気部品を基板に接続する方法 - 特許庁

STRUCTURAL RING INTERCONNECT PRINTED CIRCUIT BOARD ASSEMBLY FOR DUCTED FAN UNMANNED AERIAL VEHICLE例文帳に追加

ダクテッドファン無人飛行機用の構造リング相互接続プリント回路基板アセンブリ - 特許庁

INTERCONNECT STRUCTURE WITH BI-LAYER METAL CAP AND METHOD OF FABRICATING THE SAME例文帳に追加

２層金属キャップを有する相互接続構造体及びその製造方法 - 特許庁

TABLE-DRIVEN ROUTING IN DRAGONFLY PROCESSOR INTERCONNECT NETWORK例文帳に追加

Ｄｒａｇｏｎｆｌｙプロセッサ相互接続ネットワークにおけるテーブル駆動型ルーティング - 特許庁

INTERCONNECT LINE AND ITS FORMING METHOD, THIN FILM TRANSISTOR SUBSTRATE, AND ITS MANUFACTURING METHOD例文帳に追加

配線及びその形成方法と薄膜トランジスタ基板及びその製造方法 - 特許庁

To reduce a resource amount required to an unallocated slot in a PCI (Peripheral Component Interconnect) switch.例文帳に追加

ＰＣＩスイッチにおける未割り当てスロットに必要なリソース量を削減する。 - 特許庁

EXECUTION OF SECURE ENVIRONMENT INITIALIZATION INSTRUCTION ON POINT-TO-POINT INTERCONNECT SYSTEM例文帳に追加

ポイントツーポイント相互接続システム上のセキュアな環境初期化命令の実行 - 特許庁

To provide a system for caching peripheral component interconnect device.例文帳に追加

周辺構成要素相互接続装置データをキャッシュするシステムを提供すること。 - 特許庁

The current signal returns to the receiver circuit 303 through a second conductive interconnect 305.例文帳に追加

電流信号は、第２の導電インターコネクト305を通じてレシーバ回路303へと戻る。 - 特許庁

To make an interconnect wiring region (for example, a picture frame) smaller.例文帳に追加

本発明の目的は、配線領域（例えば額縁）を小さくすることにある。 - 特許庁

To provide an electronic device in which connection reliability is enhanced by preventing disconnection at the joint of interconnect lines when an interconnect line is formed to be connected with a substrate on which an interconnect line is formed through a level difference, and to provide its fabrication process.例文帳に追加

基板上に形成された配線と、この基板に段差を介して接続するような配線を形成する際に、これら配線の接続部分の断線を防止し、その接続信頼性を向上した電子装置、及びその製造方法を提供する。 - 特許庁

The interconnect structure comprises: an interconnect structure portion formed in the dielectric layer: a bi-layer metallic cap formed on the top portion of the interconnect structure portion; and a dielectric capping layer formed on the bi-layer metallic cap.例文帳に追加

また、誘電体層内に形成された相互接続構造部、相互接続構造部の頂部に形成された２層金属キャップ、及び、２層金属キャップを覆って形成された誘電体キャップ層を有する相互接続構造体を含む。 - 特許庁

To provide a semiconductor device, performing interconnect line using copper interconnect line, which can suppress a spread of copper to interlayer insulating film by removing a barrier metal layer in upper layer interconnect line groove when removing the barrier metal layer of a connection hole.例文帳に追加

銅配線を用いて配線を行う半導体装置において、接続孔のバリアメタル層の除去の際に、上層配線溝におけるバリアメタル層の除去による層間絶縁膜への銅の拡散を抑えることができる半導体装置を得ること。 - 特許庁

A reliability reference storage unit 210 stores reference data for dividing semiconductor devices into equal to or more than three reliability ranks on the basis of the magnitude of an overlay error between a first interconnect layer and a second interconnect layer disposed over the first interconnect layer.例文帳に追加

信頼性基準記憶部２１０は、第１配線層と、第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する。 - 特許庁

To obtain a semiconductor device having a buried wiring structure employing copper in which barrier metal is removed from the contact hole portion of a Cu buried interconnect line and resistance is reduced sufficiently between an upper layer interconnect line and a lower interconnect line.例文帳に追加

この発明は、銅を用いた埋め込み配線構造を有する半導体装置に関し、Ｃｕ埋め込み配線の接続孔部分からバリアメタルを排除し、かつ、上層配線と下層配線との間の抵抗値を十分に小さくすることを目的とする。 - 特許庁

Moreover, in order to connect each interconnect line, a conductor layer 8 which connects pattern layer 4 and interconnect line pattern layer 6 via opening 2 is formed by penetrating the metal board 1, and a conduction with each interconnect line pattern layer is obtained.例文帳に追加

また、各配線パターン層を電気的に接続させるため、開口部２を介して金属基板１を貫通し、配線パターン層４と配線パターン層６とを接続する導体層８が形成され、各配線パターン層との導通が得られる。 - 特許庁

The TMR element is caught between the local interconnect wiring 22 and a bit line 23.例文帳に追加

ＴＭＲ素子は、ローカルインターコネクト配線２２とビット線２３の間に挟まれている。 - 特許庁

To provide a process for forming an interconnect line by damascene method in which the interconnect line has mechanical strength suitable for damascene method and a fabricated integrated circuit exhibits excellent dielectric characteristics.例文帳に追加

ダマシン法に適合した機械的強度を有し、かつ製造された集積回路として誘電特性にも優れたダマシン法による配線形成方法を提供する。 - 特許庁

INTERCONNECT-EMBEDDING TYPE METAL-INSULATOR-METAL CAPACITOR, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

相互接続埋め込み式金属絶縁体金属コンデンサ及びその製造方法 - 特許庁

When the device is provided with a function for reading out an interconnect state, problems may be generated in a degree of integration and security, and thereby the interconnect state of the device is stored in an external database.例文帳に追加

デバイスにインターコネクト状態を読み出す機能を付けると、集積度やセキュリティで問題になるため、デバイスのインターコネクトの状態は、外部のデータベースに蓄積する。 - 特許庁

CHEMICAL MECHANICAL POLISHING TREATMENT AND FORMING METHOD OF METAL INTERCONNECT BY USE THEREOF例文帳に追加

ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ—コネクトを形成する方法 - 特許庁

A package structure has a substrate 218, a chip 202, and a plurality of copper interconnect lines 204a.例文帳に追加

パッケージ構造は、基板２１８、チップ２０２、複数の銅配線２０４ａを備える。 - 特許庁

To interconnect networks where multiple wavelengths are multiplexed not through an electric signal.例文帳に追加

電気信号を介さずに多波長を多重したネットワーク同士を相互接続する。 - 特許庁

Optical transmission media F interconnect a plurality of nodes 10a-1 to 10a-4.例文帳に追加

光伝送媒体Ｆは、複数のノード１０ａ−１〜１０ａ−４間を接続する。 - 特許庁